Bài giảng - Chương 4: Hệ tổ hợp

Chia sẻ: Lê Văn | Ngày: | Loại File: PPT | Số trang:40

Thêm vào BST

Báo xấu

255
lượt xem 71
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Nội dung: Mạch 2 mức, Mạch nhiều mức, Mạch cộng (adder), Bộ trừ (Subtractor), Bộ cộng/trừ nhị phân, Bộ nhân, Hệ Chuyển Mã (Code Conversion), Bộ Giải Mã (DECODER), Bộ Mã Hóa (ENCODER), Bộ Dồn Kênh (Multiplexer - MUX), Bộ Phân Kênh (DEMUX), Bộ So Sánh Độ Lớn (Comparator).

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng - Chương 4: Hệ tổ hợp

Chương 4: Hệ tổ hợp  Mạch 2 mức  Mạch nhiều mức  Mạch cộng (adder)  Bộ trừ (Subtractor)  Bộ cộng/trừ nhị phân  Bộ nhân  Hệ Chuyển Mã (Code Conversion)  Bộ Giải Mã (DECODER)  Bộ Mã Hóa (ENCODER)  Bộ Dồn Kênh (Multiplexer - MUX)  Bộ Phân Kênh (DEMUX)  Bộ So Sánh Độ Lớn (Comparator) Khoa KTMT Vũ Đức Lung 1
Chương 4: Hệ tổ hợp  Mạch tổ hợp (Combinational Circuit) và Mạch tuần tự (Sequential Circuit) n input m output Combinational variables variables circuit Sơ đồ khối mạch tkết hợp Lược đồ khối mạch ổ hợp Khoa KTMT Vũ Đức Lung 2
Mạch 2 mức  Các cổng có tính chất bù (NAND, NOR)thường nhanh hơn và dễ xây dựng hơn các cổng không đảo (AND, OR)  Mạch NAND-NAND » Tích cực 0 Tích cực 1 Các ký hiệu cổng NAND  Ví dụ: hàm đa số 4 biến f(A,B,C,D) dùng cổng AND-OR và dùng cổng NAND-NAND f=ABC+ABD+ACD+BCD Khoa KTMT Vũ Đức Lung 3
Mạch 2 mức NOR-NOR  Bất kỳ hàm Logic nào cũng có thể mô tả chỉ dùng cổng NOR Tích cực 0 Tích cực 1 Ví dụ: f(A,B,C,D)=(A+B)(B+D)(A+D)(C+D)(B+C)(A+C) Khoa KTMT Vũ Đức Lung 4
Cổng XOR và cổng tương đương X O R 7  XOR: X ⊕ Y = X Y + XY  XNOR: X ⊗ Y = XY + X Y XNOR = XOR ?  VD: f1 = A B C + A BC f 2 = A B C + ABC  Hàm so sánh bằng của 2 số 2 bit dùng cổng XNOR Khoa KTMT Vũ Đức Lung 5
Mạch nhiều mức  Dùng trong tình huống mạng 2 mức không được ưa chuộng hoặc không khả thi  Khả năng Fan-in, Fan-out  Ví dụ: hàm f=ABC+ABD+ACD+BCD chỉ dùng các cổng 2 đầu vào và 1 đầu ra  Đôi khi giúp tối thiểu hóa hàm logic – VD: Z=AC+AD+AE+BC+BD+BE+CD Khoa KTMT Vũ Đức Lung 6
Các bước thiết kế mạch tổ hợp Prose 1. Xác định bài toán để đi đến kết luận có những đầu nhập, xuất nào Logic 2. Lập bảng chân trị xác định mối quan Expression Synthesis hệ giữa nhập và xuất 3. Dựa vào bảng chân trị, xác định hàm Minimized cho từng ngõ ra Logic Expression 4. Tìm biểu thức rút gọn của từng ngõ ra phụ thuộc vào các biến ngõ vào Software/ 5. Vẽ sơ đồ mạch theo các hàm đã đơn Hardware Implementation giản. System Khoa KTMT Vũ Đức Lung 7
Mạch cộng (adder) Bộ nửa cộng (half adder) A B Sum Carry XOR A 0 0 0 0 Sum 0 1 1 0 B 1 1 0 1 0 1 1 0 1 AND2 Carry A 2 S H.A B C Bảng chân trị và mạch cho bộ nửa cộng Khoa KTMT Vũ Đức Lung 8
Mạch cộng (adder)  Bộ cộng đầy đủ(Full Adder) A S B FA Cin Cout Khoa KTMT Vũ Đức Lung 9
Bộ cộng n bit Khoa KTMT Vũ Đức Lung 10
IC cộng nhị phân 4 bit 74LS283 1 16 S1 Vcc 2 15 B1 B2 3 14 A1 A2 4 S0 S2 13 5 12 A0 A3 6 11 B0 B3 7 C0 S3 10 8 9 GND C4 Khoa KTMT Vũ Đức Lung 11
Bộ trừ (Subtractor)  Bộ trừ bán phần (H.S): – Bộ trừ bán phần là hệ tổ hợp có 2 ngõ vào x, y; 2 ngõ ra D (Difference) và B (Borrow). Hệ có nhiệm vụ thực hiện phép trừ số học 2 bit nhị phân x - y. x D x y B D 0 0 0 0 H.S 0 1 1 1 1 0 0 1 y B 1 1 0 0 x . y . D B Khoa KTMT Vũ Đức Lung 12
Bộ trừ (tt)  Bộ trừ toàn phần (F.S): phép trừ số học 3 bit x - y - z (z biểu diễn cho bit mượn từ ví trị có trọng số nhỏ hơn gởi tới) x y z B D x 0 0 0 0 0 D 0 0 1 1 1 F.S 0 1 0 1 1 y 0 1 1 1 0 1 0 0 0 1 z B 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 D = z⊕ (x⊕ y) B = x y + z (x⊕ y) Khoa KTMT Vũ Đức Lung 13
Bộ trừ nhị phân n bit  Có 2 cách : Ghép n bộ trừ toàn phần FS và Thực hiện phép cộng với bù 2 của số trừ.  VD: Bộ trừ nhị phân 3 bit (cách 2)  Kết quả: C3 = 1 kết quả dương, C3 = 0 kết quả là số âm Khoa KTMT Vũ Đức Lung 14
Bộ cộng/trừ nhị phân  Kết hợp phép cộng và trừ trên cùng một bộ cộng nhị phân.  Sử dụng thêm 1 biến điều khiển T: T = 0 thực hiện phép cộng, T= 1 thực hiện phép trừ. Ta thấy phép cộng và phép trừ khác nhau ở ngõ vào yi và C0 . T yi C0 C0 = T Phép cộng: 0 Ni 0 yi = T ⊕ Ni Phép trừ: 1 Ni 1 Khoa KTMT Vũ Đức Lung 15
Bộ cộng/trừ nhị phân 3 bit M 2 N 2 M 1 N 1 M 0 0 N . . . T x y x y x y F. z A C2 F. z A C1 F. z A C0 C C C S S S C3 S2 S1 S0 Khoa KTMT Vũ Đức Lung 16
Mạch nhân  Nhân hai số 4 bit 1101 X 1011 1101 + 1101 0000 1101 10001111 Khoa KTMT Vũ Đức Lung 17
Hệ Chuyển Mã (Code Conversion)  Hệ chuyển mã là hệ tổ hợp có nhiệm vụ là cho 2 hệ thống tương thích với nhau, mặc dù mỗi hệ thống dùng mã nhị phân khác nhau.  Hệ chuyển mã có ngõ vào cung cấp các tổ hợp mã nhị phân A và các ngõ ra tạo ra các tổ hợp mã nhị phân B. Như vậy, ngõ vào và ngõ ra phải có số lượng từ mã bằng nhau.  Vd: Thiết kế hệ chuyển mã từ mã BCD (A,B,C,D) thành mã BCD quá 3(W,X,Y,Z) Khoa KTMT Vũ Đức Lung 18
Bộ Giải Mã (DECODER)  Chuyển từ mã nhị phân thuần túy n bit ở ngõ vào thành mã nhị phân 1 trong m ở ngõ ra (m = 2n). – giá trị i của tổ hợp nhị phân ở ngõ vào, thì ngõ ra thứ i sẽ tích cực và các ngõ ra còn lại sẽ không tích cực. – Có 2 dạng: ngõ ra tích cực cao (mức 1) và ngõ ra tích cực thấp (mức 0). X 0 Y 0 M aõ nhò X 1 Y 1 M aõ n phaâ nhò phaâ bi n n t 1 rong t m X n1 Y 2n 1 Khoa KTMT Vũ Đức Lung 19
Bộ Giải Mã (tt)  Bộ giải mã ngõ ra tích cực cao: Yi = mi (i = 0, 1, .. , 2n-1) X 1 X 0 Y 3 Y 2 Y 1 Y 0 Y 0 0 0 0 0 0 1 X 0 LSB ) ( 0 1 0 0 1 0 Y 1 1 0 0 1 0 0 X 1 Y 2 1 1 1 0 0 0 Y 3 Y 0 X 1 0 = 0 = X m Y 2 X 1 0 m 2 = X = Y 1 X 1 0 = 1 = X m Y 3 X 1 0 m 3 = X = Khoa KTMT Vũ Đức Lung 20