Bài giảng Kỹ thuật vi xử lý: Chương 4 - Nguyễn Văn Thọ

Chia sẻ: Zcsdf Zcsdf | Ngày: | Loại File: PDF | Số trang:19

Thêm vào BST

Báo xấu

257
lượt xem 46
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Nội dung cơ bản của chương 4 Bộ nhớ bán dẫn và hoạt động thiết kế bộ nhớ cho hệ vi xử lý nằm trong bộ bài giảng Kỹ thuật vi xử lý nhằm trình bày về các loại bộ nhớ, cấu trúc và nguyên lý hoạt động của các loại bộ nhớ, so sánh các loại ROM.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Kỹ thuật vi xử lý: Chương 4 - Nguyễn Văn Thọ

DuyTan University Kỹ thuật Vi xử lý ĐẠI HỌC DUY TÂN KHOA CÔNG NGHỆ THÔNG TIN CHƯƠNG 4 BỘ NHỚ BÁN DẪN & THIẾT KẾ BỘ NHỚ CHO HỆ VI XỬ LÝ Nguyễn Văn Thọ Khoa Điện tử viễn thông Đại học Duy Tân – 2010 Nguyen Van Tho – Duy Tan University. CÁC LOẠI BỘ NHỚ Bộ nhớ không bị mất dữ liệu (non-volatile) • ROM (Read Only Memory) • PROM (Programmable ROM) • EPROM (Electrically programmable ROM) • Flash • EEPROM (Electrically Erasable Programmable ROM) • FeRAM (Ferroelectric Random Access Memory) • MRAM (Magnetoelectronic Random Access Memory) Bộ nhớ bị mất dữ liệu (volatile) • SRAM (Static RAM) • SBSRAM (Synchronous Burst RAM) • DRAM (Dynamic RAM) • FPDRAM (Fast Page mode Dynamic RAM) • EDO DRAM (Extended Data Out Dynamic RAM) • SDRAM (Synchronous Dynamic RAM) • DDR-SDRAM (Double Data Rate SDRAM) • RDRAM (Rambus Dynamic RAM) 3-2
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. CẤU TRÚC & HOẠT ĐỘNG Các chân địa chỉ Pk-1 – P0 Các chân dữ liệu Dm-1 – D0 Mạch Tập hợp Đầu vào chọn chip CE (SE) giải mã nxm cell Điều khiển trong nhớ 1bit đọc RD (OE) Điều khiển ghi WR (WR) m thường bằng 8,16,32 Tuỳ thuộc vào dung lượng bộ nhớ (tức là n) sẽ có số đường địa chỉ tương ứng . VD : n= 8 k=3 ; n=256 k=8 3-3 Nguyen Van Tho – Duy Tan University. CẤU TRÚC & HOẠT ĐỘNG DUNG LƯỢNG 1 CHIP NHỚ - Một chíp nhớ được xem như 1 mảng gồm n ô nhớ - Dung lượng 1 chip nhớ thường biểu diễn nxm - m chính là số chân dữ liệu của chip nhớ (m=4,8,16 ..) - log2(n) = p là số chân địa chỉ của chip nhớ HOẠT ĐỘNG ĐỌC - Đưa các tín hiệu địa chỉ thích hợp vào các chân địa chỉ - Đưa tín hiệu 0 vào chân điều khiển đọc (RD) - Đưa tin hiệu 0 vào chân chọn chíp Khi đó m bit số liệu của thanh ghi có địa chỉ tương ứng xuất hiện ở các chân dữ liệu HOẠT ĐỘNG GHI - Đưa các tín hiệu địa chỉ thích hợp vào các chân địa chỉ - Đưa các số liệu cần ghi vào các chân dữ liệu - Đưa tín hiệu 0 vào chân điều khiển ghi (RW) - Đưa tin hiệu 0 vào chân chọn chíp Khi đó m bit số liệu được lưu ở thanh ghi có địa chỉ tương ứng 3-4
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. HOẠT ĐỘNG ĐỌC Ví dụ bộ nhớ 8 byte. Đọc byte tại địa chỉ 011 0 P2 1 P1 000 00110100 D7 1 1 P0 001 10100101 D6 0 D5 1 0 CE 010 11100111 D4 0 011 10100100 D3 0 0 RD 100 00000000 D2 1 D1 0 WR 101 11111111 D0 0 110 00111110 111 01100110 3-5 Nguyen Van Tho – Duy Tan University. HOẠT ĐỘNG GHI Ví dụ: Ghi vào bộ nhớ tại địa chỉ 101 giá trị 10000001 1 P2 0 P1 000 00110100 D7 1 1 P0 001 10100101 D6 0 D5 0 0 CE 010 11100111 D4 0 011 10100100 D3 0 RD 100 00000000 D2 0 D1 0 0 WR 101 10000001 11111111 D0 1 110 00111110 111 01100110 3-6
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. EPROM Ghi vào EPROM • Ghi vào Eprom được gọi là lập trình cho Eprom • Sử dụng thiết bị chuyên dụng gọi là bộ nạp EPROM ( Program) • Chân Vpp được cấp điện áp gọi là điện áp lập trình ( thường là 12 V) • Dữ liệu tại các chân dữ liệu sẽ được ghi vào ô nhớ xác định bởi các chân địa chỉ khi có xung đưa vào chân PGM EPROM họ 27x Số hiệu Dung lượng A0–Ap-1 2708 1Kx8 D0-Dm-1 OE 2716 2Kx8 2732 4Kx8 CE 2764 8Kx8 PGM 27128 16Kx8 Vpp 27256 32Kx8 27512 64Kx8 3-7 Nguyen Van Tho – Duy Tan University. EPROM 2716 Sơ đồ chân Chu kỳ đọc U2 8 A0 O0 9 Address 7 10 6 A1 O1 11 5 A2 O2 13 4 A3 O3 14 3 A4 O4 15 CE 2 A5 O5 16 1 A6 O6 17 23 A7 O7 22 A8 A9 19 A10 Output 20 18 OE 120 100 CE 21 VPP 450 2716 3-8
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. SO SÁNH 1 SỐ LOẠI ROM Loại ROM Thời gian ghi Thời gian đọc số lần ghi Kích thước ROM NA 35 ns 0 Mbits PROM 1μs/bit 35 ns 1 128 Kbits EPROM 1ms/bit 45 ns 3 16 Mbits Flash 1μs/2 KB 35 ns 1 triệu GBits EEPROM 10 ms/page 200 ns 10000 Mbit FeRAM 60 ns 50 ns 1000 tỉ 32 Mbits MRAM 5ns 5ns 1015 4 Mbits 3-9 Nguyen Van Tho – Duy Tan University. SRAM Đặc điểm: • 6 transistors 1 bit: đắt! A0–Ap-1 D0-Dm-1 • Bị mất dữ liệu khi mất nguồn OE • Nhanh: thời gian đọc và ghi 5 ns • Liên tục tiêu thụ năng lượng WE Ứng dụng: CS • Bộ nhớ nhỏ và nhanh (cache) SRAM HỌ 62X Số hiệu Dung lượng 6208 1Kx8 6216 2Kx8 6232 4Kx8 6264 8Kx8 62128 16Kx8 62256 32Kx8 62512 64Kx8 3-10
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. DRAM Đặc điểm: • 1 transistor 1 bit: rẻ, tuy nhiên việc điều khiển quá trình làm tươi làm tăng giá thành của DRAM • Chỉ tiêu thụ năng lượng trong quá trình làm tươi và truy nhập • Tương đối nhanh: thời gian đọc và ghi 50 ns • Mỗi một hàng phải được làm tươi sau 4 ms Nếu có 1024 hàng, chu kỳ làm tươi sẽ là 4 μs Được dùng làm bộ nhớ chính trong các hệ vi xử lý Ví dụ: TMS 4464 (64K*4) A0-A7 D0-D3 CAS: cho phép chốt địa chỉ cột OE WE RAS: cho phép chốt địa chỉ hàng CAS RAS 3-11 Nguyen Van Tho – Duy Tan University. SRAM & DRAM Giá thành SRAM DRAM Bộ điều khiển làm tươi Kích thước 3-12
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Ví dụ 1 : Xét hệ vi xử lý có bộ nhớ 512KB Bộ nhớ gồm 1 khối nhớ 512K A19 AX 19 A18 A18 BX 0023 : : 7FFFF CX A0 A0 7FFFE . DX . . D7 8 D7 . : : 20023 CS D0 D0 . . . SS . MEMR RD DS 2000 WR 00001 ES MEMW 00000 CS BP SP SI DI MOV AH , [BX] 3-13 Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Điều gì xảy ra khi vi xử lý đọc ô nhớ 20023 ? Bộ nhớ gồm 1 khối nhớ 512K A19 0 AX F0XX A18 A18 BX 0023 : : 7FFFF CX A0 A0 7FFFE . DX . . D7 11110000 D7 . : : 20023 11110000 CS D0 D0 . . . SS . MEMR RD DS 2000 00001 WR ES MEMW 00000 CS BP SP SI MOV AX, 2000H DI MOV DS, AX MOV BX, 0023H MOV AH , [BX] 3-14
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Điều gì xảy ra khi vi xử lý đọc ô nhớ A0023 ? Bộ nhớ gồm 1 khối nhớ 512K A19 0 AX F0xx A18 A18 BX 0023 : : 7FFFF CX A0 A0 7FFFE . DX . . D7 11110000 D7 . : : 20023 11110000 CS D0 D0 . . . SS . MEMR RD DS A000 00001 ES MEMW WR 00000 CS BP SP SI MOV AX, A000H DI MOV DS, AX MOV BX, 0023H MOV AH , [BX] 3-15 Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ KẾT LUẬN Nếu chân A19 để trống thì việc đọc ô nhớ 20023h không khác gì đọc ô nhớ A0023h Một ô nhớ chiếm 2 địa chỉ vật lý 3-16
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Ví dụ 2 : Hệ vi xử lý gồm 2 khối nhớ 512KB Bộ nhớ gồm 2 khối nhớ 512K A19 AX 0023 A18 A18 BX 7FFFF : : CX A0 A0 7FFFE . . DX . D7 D7 . : : 20023 CS D0 D0 . . . SS RD . A000 MEMR DS 00001 WR ES MEMW 00000 CS BP A18 SP 7FFFF : A0 7FFFE . SI . . DI D7 . : 20023 . D0 . . RD . 00001 WR 00000 CS 3-17 Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Điều gì xảy ra khi hệ vi xử lý đọc ô nhớ 20023h Bộ nhớ gồm 2 khối nhớ 512K A19 AX 0023 A18 A18 BX 7FFFF : : CX A0 A0 7FFFE . . DX . D7 01010101 D7 . : : 20023 01010101 CS D0 D0 . . . SS RD . 2000 MEMR DS 00001 WR ES MEMW 00000 CS BP A18 SP 7FFFF : A0 7FFFE . SI . . DI 11110000 D7 . : 20023 11110000 . D0 . . RD . 00001 WR 00000 MOV AH , [BX] CS 3-18
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ KẾT LUẬN : Nếu chân A19 để trống thì 2 chíp nhớ cùng hoạt động. Nếu 8086 xuất 1 địa chỉ để đọc ô nhớ thì cả 2 chíp nhớ đều xuất số liệu ra cùng 1 lượt xung đột bus Giải pháp : Nếu A19 ở mức logic 1 thì chip trên hoạt động Nếu A19 ở mức logic 0 thì chíp dưới hoạt động mạch giải mã 3-19 Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Điều gì xảy ra khi hệ vi xử lý đọc ô nhớ 20023h Bộ nhớ gồm 2 khối nhớ 512K A19 AX FFFFF 0023 A18 A18 BX 7FFFF : : CX A0 A0 7FFFE . . DX . D7 D7 . : : 20023 01010101 CS D0 D0 . . . SS RD . 2000 MEMR DS 00001 WR ES MEMW 00000 80000 CS BP A18 SP 7FFFF 7FFFF : A0 7FFFE . SI . . DI 11110000 D7 . : 20023 11110000 . D0 . . RD . 00001 WR 00000 00000 Mạch giải mã ngoài CS 3-20
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Không gian địa chỉ bộ nhớ A19A18A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 00000h 0 0 0 0 0 0 0 0 0 0 00 0 0 00 0000 7FFFFh 0 1 1 1 1 1 1 1 1 1 11 1 1 11 1111 80000h 1 0 0 0 0 0 0 0 0 0 00 0 0 00 0000 FFFFFh 1 1 1 1 1 1 1 1 1 1 11 1 1 11 1111 3-21 Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Thiết kế bộ nhớ cho hệ vi xử lý là ghép nối một số chíp nhớ có sẵn vào Bus hệ thống của hệ vi xử lý đó sao cho đảm bảo được dung lượng cần thiết và không có đụng độ xảy ra Thiết kế bộ nhớ thực chất là thiết kế mạch giải mã ngoài 3-22
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ U1 Giới thiệu IC giải mã 74138 Để IC hoạt động thiết lập như sau : 1 G1 1 15 0 G2A 2 A Y0 14 0 G2B 3 B Y1 13 INPUT OUTPUT C Y2 12 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 6 Y3 11 4 G1 Y4 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 10 0 1 0 1 1 0 1 1 1 1 1 5 G2A Y5 9 0 1 1 1 1 1 0 1 1 1 1 G2B Y6 7 1 0 0 1 1 1 1 0 1 1 1 Y7 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 74LS138 3-23 Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Bài toán : Hãy thiết kế bộ nhớ cho 8086 với các yêu cầu sau : Bộ nhớ gồm có SRAM và ROM SRAM có dung lượng 2kX8 và có địa chỉ từ 00000h ROM có dung lượng 2kX8 và có địa chỉ tiếp theo ngay sau phần SRAM Sử dụng các chip nhớ EPROM 2716 , SRAM 6216 ; các cổng logic và chip giải mã 74138 3-24
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Bước 1 : Vẽ bản đồ bộ nhớ FFFFFh 2KB= 2048 byte = 211 byte cần 11 bit địa chỉ 00FFFh 00000000000b 11111111111b EPROM (000h 7FFh) 2Kx8 00800h 007FFh SRAM 2Kx8 00000h 3-25 Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Bước 2 : Triển khai các địa chỉ biên từ HEX sang BIN A19A18A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 00000h 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 … 007FFh 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 00800h 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 … 00FFFh 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 … FFFFFh 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Nhận xét : SRAM : A11 A19 =0 EPROM : A12 A19 =0 ; A11 =1 3-26
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Bước 3 : Vẽ mạch giải mã ngoài Yêu cầu của mạch giải mã ngoài: Các tín Các tín hiệu hiệu địa chỉ dùng làm tín của A-Bus MẠCH GIẢI hiệu chọn MÃ NGOÀI chíp cho các chíp nhớ Các tín hiệu điều khiển của C-Bus 3-27 Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Vẽ mạch giải mã ngoài D-BUS A10-A0 A10-A0 A13 C Y0 6116 A12 B CS Y1 2Kx8 A11 A 74138 Y2 OE Y3 WE D7-D0 IO/M G1 Y4 Y5 A10-A0 A10-A0 G2 Y6 A19 Y7 CE 2716 2Kx8 A18 G3 A17 A16 OE D7-D0 A15 A14 3-28
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Bước 4 : Thử lại Đọc bộ nhớ SRAM tại địa chỉ 005E4h 005E4h = 0000.0000.0101.1110.0100b D-BUS A10-A0 A10-A0 A13 0 C Y0 A12 0 B 0 CS 6116 Y1 1 2Kx8 A11 0 A 74138 Y2 1 OE Y3 1 WE D7-D0 IO/M G1 Y4 1 Y5 1 A10-A0 A10-A0 G2 Y6 1 A19 Y7 1 2716 0 G3 CE 2Kx8 A18 0 A17 0 A16 0 OE D7-D0 A15 0 A14 0 3-29 Nguyen Van Tho – Duy Tan University. VÍ DỤ 2 Hãy thiết kế bộ nhớ cho 8086 với các yêu cầu sau : Bộ nhớ 16KB gồm có SRAM và ROM SRAM có dung lượng 8kX8 và có địa chỉ từ 00000h ROM có dung lượng 8kX8 và có địa chỉ tiếp theo ngay sau phần SRAM Sử dụng các chip nhớ EPROM 2764 , SRAM 6264 ; các cổng logic và chip giải mã 74138 3-30
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. GIẢI Bước 1 : Vẽ bản đồ bộ nhớ FFFFFh 2KB= 2048 byte = 211 byte cần 11 bit địa chỉ 03FFFh 00000000000b 11111111111b EPROM (000h 7FFh) 8Kx8 2Kx8 02000h 01FFFh SRAM 8Kx8 2Kx8 00000h 3-31 Nguyen Van Tho – Duy Tan University. GIẢI Bước 2 : Triển khai các địa chỉ biên từ HEX sang BIN A19A18A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 00000h 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 … 01FFFh 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 02000h 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 … 03FFFh 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 … FFFFFh 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Nhận xét : SRAM : A13 A19 =0 EPROM : A14 A19 =0 ; A13 =1 3-32
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. GIẢI Vẽ mạch giải mã ngoài D-BUS A12-A0 A12-A0 A15 C Y0 6116 A14 B CS Y1 2Kx8 A13 A 74138 Y2 OE Y3 WE D7-D0 IO/M G1 Y4 Y5 A12-A0 A12-A0 G2 Y6 Y7 2716 A19 G3 CE 2Kx8 A18 A17 OE D7-D0 A16 3-33 Nguyen Van Tho – Duy Tan University. THIẾT KẾ BỘ NHỚ Thử lại D-BUS A12-A0 A12-A0 A15 C Y0 6116 A14 B CS Y1 2Kx8 A13 A 74138 Y2 OE Y3 WE D7-D0 IO/M G1 Y4 Y5 A12-A0 A12-A0 G2 Y6 Y7 2716 A19 G3 CE 2Kx8 A18 A17 OE D7-D0 A16 3-34
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. VÍ DỤ 3 Hãy thiết kế bộ nhớ cho 8086 với các yêu cầu sau : Bộ nhớ 1MB gồm có SRAM và ROM ROM gồm có 2 phần, mỗi phần có dung lượng 128kX8 và nằm ở phần đầu tiên và phần cuối cùng của bộ nhớ SRAM có dung lượng 768kX8 và có địa chỉ nằm ở giữa 2 phần ROM Sử dụng các chip nhớ EPROM 271024 (128Kx8) , SRAM 621024 ; các cổng logic và chip giải mã 74138 3-35 Nguyen Van Tho – Duy Tan University. BẢN ĐỒ BỘ NHỚ FFFFFh 2 khối ROM mỗi E0000h DFFFFh khối 128K C0000h BFFFFh A0000h 6 khối RAM mỗi 9FFFFh khối 128K 80000h 7FFFFh 128Kx6 =768KB 60000h 5FFFFh 40000h 3FFFFh 20000h 1FFFFh 00000h 3-36
DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University. A19A18A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 00000h 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1FFFFh 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 20000h 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 3FFFFh 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 40000h 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 5FFFFh 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 60000h 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 7FFFFh 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 80000h 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 9FFFFh 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 A0000h 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 BFFFFh 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 C0000h 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 DFFFFh 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 E0000h 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 FFFFFh 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3-37 1