intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Bài giảng Thiết kế số: Chương 8 (Phần 4) - TS. Hoàng Mạnh Thắng (ĐH Bách khoa Hà Nội)

Chia sẻ: Thuong Thuong | Ngày: | Loại File: PDF | Số trang:11

Thêm vào BST
Báo xấu
87
lượt xem 7
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giải "Thiết kế số - Chương 8: Mạch tuần tự đồng bộ - VHDL cho mạch tuần tư đồng bộ" cung cấp cho người học các kiến thức: Dùng gói Flip-flop D, mã VHDL cho gated D lached, mã cho flip flop D, thanh ghi dịch 4-bit, bộ đếm tăng 4-bit có load. Mời các bạn cùng tham khảo.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Thiết kế số: Chương 8 (Phần 4) - TS. Hoàng Mạnh Thắng (ĐH Bách khoa Hà Nội)

  1. Người trình bày: TS. Hoàng Mạnh Thắng
  2. Dùng gói Flip-flop D
  3. Mã VHDL cho gated D lached
  4. Mã cho flip flop D
  5. Mã cho flip flop D (cách khác)
  6. Flip flop D có reset đồng bộ
  7. Flip flop D có đầu vào MUX
  8. Thanh ghi dịch 4-bit
  9. Thanh ghi dịch 4-bit (cách khác)
  10. Bộ đếm tăng 4-bit
  11. Bộ đếm tăng 4-bit có load
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
2=>2