Báo cáo - Thí nghiệm cấu kiện điện tử P2
lượt xem 59
download
Bảng mạch FET FUND DAMENTAL CIRCUIT. L - Nguồn +15V -15V. V, - Đồng hồ vạn năng. n - Máy tạo són Sin. ng - Máy hiển th sóng. hị II. N DUNG: NỘI : CHỦ ĐỀ 1: LÀ QUEN V BẢNG MẠCH. Ủ ÀM VỚI G 1. Mục đích: ng cụ chính và các khối mạch t trên bảng mạ FET. ạch Nhận dạn các dụng c bán dẫn c t 2. Nội dung thí nghiệm: Thí T nghiệm 1.1: Nhận dạn và xác đị vị trí của mạch. ng ịnh a Thí T nghiệm 1.2: Khảo sát...
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Báo cáo - Thí nghiệm cấu kiện điện tử P2
- BÀI S 2: CÁ NGU SỐ ÁC UYÊN L CƠ BẢN CỦ F.E.T LÝ ỦA I. TH HIẾT BỊ - FACET Bas Unit. se - Bảng mạch FET FUNDDAMENTAL CIRCUIT. L - Nguồn +15V -15V. V, - Đồng hồ vạn năng. n - Máy tạo són Sin. ng - Máy hiển th sóng. hị II. N DUNG: NỘI : CHỦ ĐỀ 1: LÀ QUEN V BẢNG MẠCH. Ủ ÀM VỚI G 1. Mục đích: Nhận dạn các dụng c bán dẫn c ng cụ chính và các khối mạch t trên bảng mạ FET. ạch 2. Nội dung thí nghiệm: t Thí T nghiệm 1.1: Nhận dạn và xác đị vị trí của mạch. ng ịnh a Thí T nghiệm 1.2: Khảo sát nguyên lý h động củ mạch dao động bằng U t hoạt ủa UJT. Mắc M mạch nh hình vẽ: hư Dùng máy hiể thị sóng x định dạn sóng tại cự E của UJ Dạng són như hình vẽ: D ển xác ng ực JT. ng CHỦ ĐỀ 2: FET CÓ CỔNG TIẾP GI Ủ T G IÁP – JFET T. 1. Mục đích: Khảo sát và hiểu đ được các đặc tính và ngu c uyên lý hoạt động của tr t ransistor JFE ET. 2. Nội dung thí nghiệm: t Thí nghiệm 2.1: Đ tuyến là việc của JFET. Đặc àm Mắc mạch như h m hình vẽ:Đo IDS
- Dùng máy hiệ sóng điều chỉnh VDS = 10Vdc D ện u Dùng Multim D meter đo IDSS : ID = 7.96 mA DSS m Giảm VDS đế 8Vdc: IDSS không đổi. G ến . Giảm VDS đến 0Vdc, tăng VDS từ 0 đế 2Vdc: Dò IDS tăng khi VDS tăng. G n g ến òng Mắc M mạch lạ như hình vẽ: Đo IDS k thay đổi VGS ại khi Chỉnh VDS =10Vdc. VGS = 0Vdc. Đo IDSS. D IDSS = 8mmA. Giảm VGS đến VGS = -1Vdc, ta th IDS giảm. S hấy . Giảm VGS đến VGS = -10Vdc, dòn IDS giảm đ 0mA. S ng đến Kết luậ ận: - VGS phân cực ngược điều khiển dòng IDS n c - VGS phâ cực thuận không dùng cho JFET. ân g - VGS = 0V IDSS cự đại. Vdc, ực - IDSS giảm đến 0mA tại 1 giá trị x định của VGS phân c ngược. m xác a cực - Có 2 vùn hoạt động của JFET: vùng thuần trở, vùng bã hòa (hay v ng g ão vùng thắt kê ênh). Th nghiệm 2.2: Họ đặc t hí 2 tuyến của JF FET. Mục M đích: Quan sát họ đ tuyến ID – VDS để xác định đặc tí của JFET đặc c ính T. Nội N dung: Mắc M mạch nh hình vẽ: hư
- Dùng máy hiện só chỉnh GE 15Vpk-pk tần số f = 1000Hz. óng EN k Dùng đồng hồ đo chỉnh VGS = 0Vdc Kết nối máy hiện sóng như h n hình vẽ, chỉn máy hiện hiện sóng ở chế độ XY, để nh n Y hiển thị đặc tu uyến ID – VD . DS Chỉnh VGS = -1Vdc.Quan sát dạng só C n óng. Từ T từ giảm VGS đến -10V Vdc.Quan sát dạng sóng.Ta có họ đặc tuyến: t c
- Kết luậ ận: - VGS phâ cực xác đị đặc tuyến hoạt động của JFET. ân ịnh n - IDS có th giảm đến 0mA tại 1 g trị xác địn của VGS. hể giá nh - VG phải âm đối với JFET kênh nn. - Họ đặc tuyến của JF được tạo ra bằng cách thay đổi VDS và VGS. t FET o CHỦ ĐỀ 3: MẠCH KHUẾCH ĐẠI BẰNG JFET. Ề H G 1. Mụ đích: ục Kiểm chứng nguyên lý h K hoạt động vớ tín hiệu m chiều và tín hiệu xo chiều ở m ới một à oay mạch khuếc đại JFET. ch 2. Nộ dung thí nghiệm: ội n Thí T nghiệm 3.1: Hoạt độ DC của m 3 ộng mạch khuếch đại bằng JF h FET. Mục đích Khảo sát v đo các điệ áp một ch của mạc khuếch đạ bằng JFET h: và ện hiều ch ại T. Nội dungg: Mắc mạch như hì vẽ ình Dùng đồng hồ đo xác địn VR2: VR2 = 1.47Vdc. D ồ nh Xác X định VGS: VGS = -1.4 S 47Vdc. Xác X định VR3 VR3 = 1.45 3: 5Vdc Theo định luậ Ohm ta có T ật ó: IDS =VR3/ R3 =1.45/2.7=00.537mA Ta T thấy kết qu IDS bằng kết quả tại R2 : uả IR2=VR2/R2 =1.47/2.7=0.544mA = Dùng đồng hồ đo vạn năn đo VD: VD=13.40Vd D ồ ng dc Kết K quả này gần bằng với kết quả đo theo lý thuy g i yết VD=VDD-VR3=15V V V-1.45V=13 3.55V Kết luận: - Điện áp rơi trên điện trở nguồn t ra điện á phân cực n tạo áp - Trong mạch phân cự nguồn VD = VD + VR . m ực DD R3 - Phân cự nguồn hay tự phân cực giảm tác động của sự t ực y c thay đổi IDSS. S - Dòng máng và dòng nguồn xấp xĩ bằng nhau m g u. Kích hoạ CM17 để thay đổi R ạt ể R3. Đo Đ VD = 13.0 Vdc 03 K không kích hoạt CM17, VD = 13, Vdc. Khi ,41 Ta T có: VD = VDD – ID.R3. Do D ID, VDD kh hông đổi, VD giảm => C CM17 kích h làm R3 g hoạt giảm. Th nghiệm 3. Hoạt độn AC của m hí .2: ng mạch khuếch đại bằng JFET. Mục đích Đo hệ số k h: khuếch đại A của mạch khuếch đại bằng JFET AC h i T. Nội dung g: Mắc mạch như hì vẽ: ình
- Dùng máy hiệ sóng điều chỉnh GEN 100mVpk-p , 1000Hz. D ện u N pk Dùng kênh 2 của máy hiệ sóng xác định dạng s D ện sóng ra tại cự D => són có biên đ lớn ực ng độ hơn. Vpk-pk = 0, V. ,44 Kích K hoạt CM để R3 gi từ 2,7K= 2.1K.Vpk giảm còn 0.34V. M18 iảm => k-pk n Bỏ B C2 thì điện áp ra Vpk-p giảm. n pk Dạng sóng đầ vào và đầ ra ngược p nhau. D ầu ầu pha Kết luận: - Tụ nối song song vớ RS làm giả tác động của RS đến hệ số khuếch đại. s ới ảm h - Với mạc cực nguồn chung, tín hiệu đầu ra ngược pha v tín hiệu đ vào. ch n với đầu - Hệ số kh huếch đại củ JFET khi không có hồ tiếp là hàm số của RL v gm. ủa ồi m và Av = RL.gm. CHỦ ĐỀ 4: NGUỒN DÒNG BẰNG JFET Ề N T. 1. Mụ đích: ục Kháo sát nguy lý hoạt đ K yên động của mạ nguồn dò bằng JF ạch òng FET. 2. Nộ dung thí nghiệm: ội n Thí T nghiệm 4.1: Nguyên lý hoạt độn của nguồn dòng hằng bằng JFET 4 n ng n g Mục M đích: Quan sát và đ dòng ra c một nguồ dòng hằn bằng JFET Q đo của ồn ng T g: Nội dung Mắ mạch như hình vẽ: ắc ư Điều Đ chỉnh th chiều kim đồng hồ là ngắn mạc R2 mạch chỉ còn R1 = heo m àm ch =100Ω.Đo ID : DSS
- IDSS=14.33mA Điều Đ chỉnh R2 để tổng trở (R1+R2)=400Ω ở đo ID : DSS IDSS=14.25 5mA Kết luận: - Một JFET có thể cung cấp một dò không đ khi hoạt động trong vùng ngắt hoặc g òng đổi t g vùng bão hòa o - Giá trị của nguồn dòng không đổi k thay đổi g trị điện tr n khi giá rở - Nguồn dòng của một JF có thể d g FET dùng trong ph cực 0 ,cự cổng và n hân ực nguồn ngắn m mạch với nhau - Giá trị lớn nhất của ngu dòng khô đổi xảy ra khi cực cổng và cực n n uồn ông nguồn được ngắn mạch với nhau i nghiệm 4.2: Sự phân bố công suất và điện áp của JFET Thí n ố Mục M đích: Xác định sự p X phân bố điện áp và công suất của ngu dòng bằng JFET. n uồn Nội N dung: Mắc mạ như hình trên (thí ng ạch h ghiệm 4.1) Đ chỉnh theo chiều kim đồng hồ làm ngắn mạch R2 mạch chỉ còn R1 =100Ω.Đo IDSS : Điều t h IDS =14.3mA SS Kết nối m mạch như hìn vẽ: nh Ngắn mạch R2 đo VR1 N VR1=1 1.412Vdc Đo Đ điện áp rơ trên D&S của Q1 : ơi VDS=1 13.44Vdc Công suất tiêu tán trên JF với điện trở là 100Ω được tính t C u FET n Ω theo công th : hức P=IDS .VDS=14.3m SS mA.13.44Vd dc=192.2mW W Điều Đ chỉnh R2 để tổng trở (R1+R2)=400Ω .Đo VD : ở DS VDS=9 9.22Vdc Công suất tiêu tán trên JF với điện trở là 400Ω được tính t C u FET n Ω theo công th : hức P=IDS .VDS=14.3m SS mA.9.22Vdcc=131.85mW W Kết luận: - Điện áp cun cấp được phân phối q mỗi thàn phần của nguồn dòn không đổi mắc ng qua nh a ng i nối tiếp. - Sự phân bố điện áp giữa nguồn dòng (JFET) và tải phụ thuộ vào giá trị của điện trở tải. a ộc ị ở - Công suất ti tán của n iêu nguồn dòng k không đổi tă khi điện trở tải giảm. ăng CHỦ ĐỀ 5: MOSFE CỔNG ĐÔI Ề ET 1. Mụ đích: ục
- Khảo sát hoạt động D và AC củ MOSFET. h DC ủa 2. Tr rình tự thí nghiệm: n Thí n nghiệm 5.1: Các chế độ hoạt động c MOSFET của T. Mục đích: Xác định ảnh hưở của sự p đ ởng phân cực ở c chế độ h các hoạt động của MOSFET bằng cách dùn các mạch đo thông dụ ng ụng. Nội d dung: Mắc mạch như hình vẽ: h Dùng máy hiệ sóng chỉn GEN 10Vpk-pk, 100Hz D ện nh V z. Điều Đ chỉnh R1 để VGS = 0 0Vdc. Đặt Đ máy hiển thị sóng ở c độ XY, k n chế kênh 1( X) n nối vào v cực D, kênh 2 (Y) nố vào cực S k ối S. Quan sát dạng sóng, sau đ lần lượt đ chỉnh R1 Q g đó điều để VGS đến +0,3V, -0,3V Ta có dạng sóng như h V. g hình vẽ: Kết luận: - Đối với MO OSFET ở ch độ tăng cư hế ường kênh, đ điện áp phân cực dương được đặt, ở chế n g độ nghèo kênh, điện áp phân cực âm được đặ vào. o c ặt - MOSFET kênh N kiểu tăng cường/ k /nghèo kênh có thể hoạt động với đi áp G - d h t iện dương hoặc âm, và không tạ nên dòng cổng. , ạo - Điện áp G dương làm t d tăng dòng ID đối với M DS MOSFET kên N kiểu tă cường/n nh ăng nghèo kênh. - Điện áp G âm làm giả dòng IDS đối với M ảm S MOSFET kên N kiểu tă cường/n nh ăng nghèo kênh. - IDSmax không xuất hiện t VGS = 0V g tại Vdc. Thí nghi iệm 5.2: Bộ khuếch đại đ áp bằng MOSFET. điện g Mục M đích: Xác định các đặc tính ho động của bộ khuếch đại điện áp bằng MOS X c oạt a h p SFET kênh N.
- Nộ dung: ội Mắc mạc như hình vẽ: ch M đồng hồ đo điện thế tại cực D, đ chỉnh R1 để VD = 7.5 Mắc điều 5Vdc. Dùng máy hiệ sóng để c D ện chỉnh GEN 2 200mVpk-pk, 1000 Hz. Xác X định dạn sóng tại c D qua kê 2 của m hiện sóng Ta thấy tí hiệu ra có biên ng cực ênh máy g. ín ó độ lớn hơ tín hiệu đầu vào. ơn đ Mắc M thêm C4 song song v R6, biên độ tín hiệu đ ra tăng s với khi kh với đầu so hông có tụ. Bỏ B tụ C4, tín hiệu đầu ra n h ngược pha so với tín hiệ đâu vào. o ệu Mắc sơ đ mạch lại như hình vẽ: đồ n :
- Chỉnh R1 hết sang chiều k đồng hồ C kim ồ. Điều Đ chỉnh GEN 200mVp , 1000Hz G pk-pk z. Điều Đ chỉnh R1 ngược chiề kim đồng hồ, ều sau đó cùng chiều ki đồng hồ đ thay đổi V tại G2 im để Vdc . Ta thấy biên độ sóng ra tại D thay đ n đổi. Kết luận: - Trong chế độ phân cực b đ bình thường cho MOSFET, VD xấp xĩ ½ VDD. g - Trong bộ kh huếch đại S cchung, tín hi ra ngược pha tín hiệu vào. iệu c u - Dùng tụ nối song song v RS làm tă hệ số kh i với ăng huếch đại. - MOSFET là thiết bị điều khiển bằng điện áp. à u g - Trong MOS SFET cổng đ cả 2 cổng đều điều kh dòng ID. đôi g hiển CHỦ ĐỀ 6: TRANS Ề SISTOR ĐƠ NỐI - U ƠN UJT. 1. M đích: Mục Khảo sát ngu K uyên lý hoạt động của mạ dao độn tích thoát dựa trên mạ thí nghiệ sử ạch ng ạch ệm dụng UJT. 2. Tr rình tự thí nghiệm: n Thí nghiệm 6.1 Các đặc t í 1: tính làm việ của UJT. ệc Mụ đích: ục Kiểm chứng các đ tính làm việc của UJ đặc JT. Nộ dung: ội Mắc mạch như hì vẽ: ình Dùng đồng hồ đo điện tr để xác địn điện trở g D h rở nh giữa B1 - B2, B2 - B1, E- 1, E-B2 ta được -B RBB(B1 - B2 ) = 5,84K, RBB( 2 – B1 ) = 5,87K, suy ra B1 - B2 g B 5 (B giống như m điện trở; EB1, một EB2 g giống như tiế giáp PN. ếp Mắc mạch như hì vẽ: ình
- Đo Đ VC1, ta đư VC1 = 7,07 V. ược VJ =VC1 = 7,07V. V . => η = VJ/ VBB = 0.707. Dùng máy hiện sóng xác định dạng s D sóng tại cực E. Ta thấy d dòng IE đỉnh xuất hiện tạ giá h ại trị VV. Kết luận: - Một Ohm kế có thể dùn để kiểm tr UJT. ế ng ra - Điện trở nội xuất hiện g i giống như 1 g trị điện tr giá rở. - UJT có 1 tiế giáp giữa PN giữa E v B. ếp và - Điện áp đỉnh Emitter có quan hệ vớ tỉ số dừng nội tại. h ó ới - Vp = VJ – VD. - Đặc tuyến là việc của UJT có 3 vù àm ùng: vùng ng vùng điệ trở âm và vùng bão hòa. gắt, ện à - UJT cho thấ đặc tuyến điện trở âm khi dẫn. ấy n m Thí nghiệm 6.2 Mạch tạo dao động b 2: bằng UJT. Mục M đích: Khảo sát hoạt độn của mạch dao động tíc thoát bằn UJT. ng ch ng Nộ dung: ội Nối m mạch như hìn vẽ: nh Nối N kênh 1 củ máy hiện sóng tại cực E, sóng có dạng răng c ủa c cưa. Xác X định chu kỳ của sóng T =1,1ms => f = 1/T = 909Hz. u g: Tính f theo cô thức: f = 1/(R1xC2) = 1/(10.103. T ông .0,1.10-6) = 1 1000Hz Khi K kích hoạt CM6 để thay đổi giá tr của C2, tần số của tín h tại E giả => CM6 làm t rị n hiệu ảm, 6 C2 tăng. Bỏ B kích hoạt CM6, nối k kênh 2 của m hiện són đến cực B1, dạng són tại B1 là xung máy ng ng dương, có tần số bằn tần số của sóng tại E. ng a Nối N kênh 1 vào B1, kênh 2 vào B2, d v h dạng sóng trên B2 là xun âm. Dạng sóng trên B1 và ng g trên B2 n ngược pha nh có tần số bằng nhau hau, ố u. Kết luận: - Dạng sóng tại E là dạng răng cưa. t g - Dạng sóng tại B1 và B2 lần lượt là x t xung dương và xung âm m. - Xung tại cực Base xuất hiện khi UJT dẫn. T - Thời gian dẫ của UJT b ẫn bằng thời gian xả của tụ ụ.
- - Tần số hoạt động của mạch phụ thuộc vào tụ định thời, điện trở nạp (R1) và điện trở mở rộng tại B1. - Tiếp giáp làm xả tụ qua B1 và điện trở tại B1. - Điện trở mở rộng tại B1 cần để tạo xung tại B1.
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Bài giảng Kỹ thuật điện cao áp: Chương 7 - Bảo vệ chống sét đường dây
26 p | 820 | 170
-
Tính toán cần cẩu Derrick tải trọng nâng 3T dùng cho tàu thủy - chương 5: Chọn phương án và tính toán cơ cấu nâng
9 p | 213 | 79
-
Nguyên lý mạng Di Động Tế Bào
31 p | 260 | 52
-
Kỹ thuật thiết kế cầu thang hiện đại
4 p | 127 | 25
-
Thiết kế cầu thang hiện đại đúng kỹ thuật
4 p | 123 | 23
-
Phân tích ứng xử của bản bê tông cốt sợi thép tính năng siêu cao
8 p | 137 | 13
-
Nguyên tắc thiết kế cầu thang
4 p | 138 | 10
-
Báo cáo tổng kết chuyên đề: Nghiên cứu, thiết kế, chế tạo thử nghiệm tua bin thủy điện cột nước thấp
0 p | 123 | 9
-
Phân tích các phương pháp tính chiều cao sóng leo lên công trình bảo vệ bờ dạng mái dốc
4 p | 110 | 6
-
Nghiên cứu tối ưu hóa kết cấu tàu vỏ thép sử dụng kết hợp thuật toán chia đôi và tìm kiếm trực tiếp
7 p | 74 | 6
-
Kết quả nghiên cứu thực nghiệm sản xuất vữa không co, cường độ để sửa chữa mặt đê tả đuống tỉnh Bắc Ninh - TS. Vũ Quốc Vương
4 p | 81 | 6
-
Hiệu quả ứng dụng bê tông chất lượng siêu cao cho công trình cầu nghiên cứu cho cầu dân sinh an thượng - thành phố Hưng Yên
14 p | 43 | 3
-
Nghiên cứu dự báo sức chịu tải tới hạn của cấu kiện cột ống thép nhồi bê tông có tiết diện hình chữ nhật bằng mạng nơ ron nhân tạo
13 p | 61 | 3
-
Nghiên cứu đánh giá, lựa chọn và chế tạo hệ hóa phẩm VPI SP để áp dụng thử nghiệm công nghiệp nhằm nâng cao hệ số thu hồi dầu cho mỏ dầu tại bể Cửu Long, thềm lục địa Việt Nam
10 p | 38 | 3
-
Bài giảng Hàn MIG, MAG nâng cao - Bài 5: Hàn giáp mối có vát mép ở vị trí đứng
21 p | 12 | 3
-
Tải trọng sóng tác động lên cấu kiện tiêu sóng trụ rỗng tại đỉnh đê biển theo lý thuyết và thực nghiệm
9 p | 69 | 2
-
Phân tích kết cấu dầm sandwich chịu uốn theo lý thuyết chuyển vị bậc cao
10 p | 62 | 2
-
Ảnh hưởng của độ rỗng tới cường độ bê tông độ rỗng cao
10 p | 56 | 2
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn