zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Công Nghệ Thông Tin

» Phần cứng

Chương 6:BỘ NHỚ VÀ THIẾT BỊ LƯU TRỮ DỮ LIỆU

Chia sẻ: Nguyen Van Trong | Ngày: | Loại File: PDF | Số trang:46

Báo xấu

191
lượt xem 22
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

A. Cấu trúc vật lý B. Cấu trúc logic và cách truy nhập 3 Cấu trúc vật lý I. Bộ nhớ trong. • Đơn vị nhỏ nhất của bộ nhớ là một tế bào nhớ, mỗi một tế bào nhớ được sử dụng để lưu trữ một bit thông tin. • Nhiều bit thông tin gộp lại để biểu diễn cho một từ nhớ (từ nhớ có thể là 8 bit hoặc 16 bit), máy tính sử dụng từ nhớ là 8 bit (1 byte), mỗi byte có địa chỉ riêng gọi là địa chỉ vật lý và vi xử lý sẽ truy nhập...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Chương 6:BỘ NHỚ VÀ THIẾT BỊ LƯU TRỮ DỮ LIỆU

5/14/2013 Chương 6:BỘ NHỚ VÀ THIẾT BỊ LƯU TRỮ DỮ LIỆU Phạm Văn Thành Nội dung I. Bộ nhớ trong. II. Đĩa từ. III. Đĩa quang. 2 1
5/14/2013 I. Bộ nhớ trong. A. Cấu trúc vật lý B. Cấu trúc logic và cách truy nhập 3 Cấu trúc vật lý I. Bộ nhớ trong. • Đơn vị nhỏ nhất của bộ nhớ là một tế bào nhớ, mỗi một tế bào nhớ được sử dụng để lưu trữ một bit thông tin. • Nhiều bit thông tin gộp lại để biểu diễn cho một từ nhớ (từ nhớ có thể là 8 bit hoặc 16 bit), máy tính sử dụng từ nhớ là 8 bit (1 byte), mỗi byte có địa chỉ riêng gọi là địa chỉ vật lý và vi xử lý sẽ truy nhập dữ liệu theo địa chỉ vật lý này. • Quá trình truy nhập bộ nhớ trong được chia làm 2 chu kỳ: chu kỳ ghi và chu kỳ đọc. • Gồm có ba loại: 1. Bộ nhớ truy nhập bất kỳ RAM (random access memory) 2. Bộ nhớ chỉ đọc ROM (read only memory), 3. Bộ nhớ đệm Cache 4 2
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM (random access memory) – Là bộ nhớ có khả năng đọc và ghi dữ liệu. – Bộ nhớ chính trong máy vi tính, được sử dụng để lưu trữ tất cả các lệnh và dữ liệu cho vi xử lý trong quá trình xử lý. – Truy nhập bất kỳ có nghĩa là dữ liệu được lưu trữ trong các từ (các byte) ở bộ nhớ và được đọc/ghi theo địa chỉ vật lý một cách bất kỳ. 5 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM (random access memory) – Là bộ nhớ bị mất dữ liệu khi bị máy tính bị ngắt nguồn điện vì vậy việc sử dụng thêm bộ nhớ ngoài (thiết bị lưu trữ) là rất cần thiết. – có 2 loại là: Bộ nhớ truy nhập bất kỳ tĩnh SRAM (static random access memory) Bộ nhớ truy nhập bất kỳ động DRAM (dynamic random access memory) 6 3
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ tĩnh SRAM (static random access memory): o Là loại RAM được cấu tạo từ các mạch Flip-Flop o Mỗi mạch flip-flop là một tế bào RAM tĩnh và được cấu tạo bởi 8 transistot hiệu ứng trường FET (field effect transistor). o Tĩnh chỉ ra rằng khi nguồn nuôi chưa bị cắt thì nội dung của ô nhớ vẫn được giữ nguyên mà không cần làm tươi như RAM động 7 Cấu trúc vật lý I. Bộ nhớ trong. Cấu tạo SRAM CS READ/WRITE C O LUM N ADDRESS S U P PO R T C IR C U IT R Y ROW SUPPORT CIRCUITRY Đ/c hàng RAS DATA I/O SRAM Chip Vcc BL BL W 8 4
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ tĩnh SRAM (static random access memory): o Các chân vi mạch SRAM được chia thành 4 nhóm chính: Chân địa chỉ (tín hiệu địa chỉ sẽ chọn ra từ nhớ cần truy nhập). Chân dữ liệu (nơi dữ liệu được đưa vào và ra khỏi bộ nhớ). Các chân tín hiệu điều khiển (/S chọn vi mạch, /G cho phép chọn bộ nhớ ra, /W cho phép ghi/đọc dữ liệu (khi ghi /W= 0, khi đọc /W=1)). Nguồn điện và tiếp đất. 9 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ tĩnh SRAM (static random access memory): o Ưu điểm: là không mất thời gian làm tươi nên có tốc độ truy nhập dữ liệu nhanh. o Nhược điểm: Để lưu trữ một bit thông tin SRAM cần tới 8 transistor hiệu ứng trường→ việc tăng dung lượng của RAM thì kích thước cũng tăng theo. o Thường được sử dụng để làm bộ nhớ đệm Cache L1, L2 và L3 (bộ nhớ truy cập nhanh). 10 5
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ đông DRAM (dynamic random access memory): o Là loại RAM có cấu tạo đơn giản hơn SRAM. o Để lưu trữ một bit thông tin, một tế bào DRAM chỉ cần một FET và một tụ điện, dữ liệu được lưu trữ dưới dạng tích điện của tụ điện. Vì điện tích của tụ sẽ mất dần theo thời gian nên tế bào DRAM cần được làm tươi liên tục để giữ nội dung thông tin 11 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ động DRAM : o Thời gian làm tươi nhỏ hơn 2ms một lần → thời gian truy nhập của DRAM tương đối chậm (60- 120ns) so với SRAM (12-25ns). 12 6
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. Cấu tạo DRAM CAS READ/WRITE C O LU M N SUPPO RT C IR C U IT R Y Ma trận nhớ ROW bus địa chỉ ADDRESS SUPPORT MUX Đ/c hàng CIRCUITRY RAS DATA I/O B DAM Chip Transistor D S T C W G 13 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ đông DRAM o Ưu điểm của DRAM: Một tế bào DRAM nhỏ hơn khoảng 1/4 tế bào SRAM→ DRAM là có khả năng mở rộng dung lượng lớn Do cấu trúc đơn giản và số lượng lớn, sản xuất DRAM rẻ hơn SRAM. Vì những lý do trên mà DRAM được dùng chủ yếu làm bộ nhớ chính của hầu hết mọi máy tính cá nhân. 14 7
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ đông DRAM o Nhược điểm của DRAM: Tuy nhiên tốc độ của DRAM chậm nên các nhà sản xuất phần cứng luôn luôn tìm mọi biện pháp để khắc phục nhược điểm đó. Dữ liệu được lưu trữ dưới dạng điện tích trong một tụ điện của tế bào nhớ → điện tích cần được nạp liên tục lên tụ điện này sau một khoảng thời gian từ 1 đến 16ms→ quá trình làm tươi (refresh) bộ nhớ. 15 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ đông DRAM o Ba phương pháp làm tươi hay được dùng là: Làm tươi /RAS (Row Address Stroble) : đọc giả một cột, cần xung làm tươi từ mạch lôgíc bên ngoài của vi mạch 8254 trong PC/XT, AT. Làm tươi /CAS (Column Address Stroble) trước /RAS: đọc giả cột và dòng, được điều khiển bởi lôgíc bên trong vi mạch. Làm tươi /CAS sau /RAS: /CAS được giữ ở trạng thái tích cực trong thời gian dài. Trong khoảng thời gian này /RAS được kích hoạt nhiều lần. Phương pháp này dùng lôgíc bên trong vi mạch nhớ → được dùng trong các máy vi tính hiện đại để giải phóng bộ vi xử lý làm tươi bộ nhớ. 16 8
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ đông DRAM o Các mode hoạt động nhanh của DRAM: i. Mode trang (page mode): • Địa chỉ cột thay đổi rồi địa chỉ hàng giữ nguyên. Như vậy 1 trang ứng với 1 hàng trong mạng ô nhớ. Trước kia 1 lần ghi đọc thì phải giải mã và thay đổi cả RAS và CAS, trong mode này RAS giữ nguyên→ giảm thời gian thâm nhập xuống còn 50% so với mode thường (RAS không thể giữ nguyên lâu vô hạn được→ khoảng cỡ 200 lần phải thực hiện lại RAS 1 lần). 17 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ đông DRAM o Các mode hoạt động nhanh của DRAM: ii. Mode statis – column: • Quan hệ chặt chẽ với mode trang. • Tín hiệu CAS trong giai đoạn sau khi giữ nguyên không đổi ( ở mức thấp ) mạch điều khiển DRAM (nằm trong DRAM) phát hiện ra sự thay đổi địa chỉ cột sau 1 thời gian ngắn khi thấy CAS thay đổi → điều này tiết kiệm thời gian phản ứng và chuyển mạch → nhanh hơn mode trang. 18 9
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ đông DRAM o Các mode hoạt động nhanh của DRAM: iii. Mode Nibble : • Bằng cách chuyển mạch tín hiệu CAS 4 lần cho 4 bit số liệu ra khỏi địa chỉ hàng, chỉ cần có địa chỉ bit đầu, 3 bit sau liên tiếp được dịch vào mà không cần đọc lại. iv. Mode nối tiếp: Là mode Nibble mở rộng. Với mỗi xung CAS, thì DRAM đếm địa chỉ cột tăng lên 1 tự động. Mode này cho việc đọc các bộ nhớ video hoặc nạp đường cache có đặc tính nối tiếp trên một vùng rộng các địa chỉ nhớ. v. Mode đan xen: Là cách tránh trễ do thời gian tiền nạp RAS. Bộ nhớ được chia làm 1 vài băng đan xen nhau theo 1 tỷ số nhất định. 19 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ đông DRAM o Giản đồ thời gian các mode hoạt động của DRAM 20 10
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ đông DRAM o Giản đồ thời gian các mode hoạt động của DRAM Chế độ đan xen 2 hàng 21 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ đông DRAM o Do công nghệ phát triển mạnh, những nhược điểm của DRAM ngày càng được hoàn thiện hơn → Ra đời của các bộ nhớ RAM mới như: SDRAM, DDR SDRAM, RAMBUS. SDRAM (Synchronous Dynamic RAM): là RAM đồng bộ, hoạt động cùng với tần số xung nhịp của hệ thống. DDR SDRAM (Double Data Rate SDRAM): là phiên bản mới nhất của SDRAM, được thiết kế cho những CPU tốc độ cao và yêu cầu truyền dữ liệu lớn; có khả năng truyền dữ liệu với tốc độ ghấp đôi SDRAM trong một chu kỳ xung đồng hồ 22 11
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 1. Bộ nhớ truy nhập bất kỳ RAM Bộ nhớ truy nhập bất kỳ động DRAM 23 Cấu trúc vật lý I. Bộ nhớ trong. 2. Bộ nhớ chỉ đọc ROM (Read Only Memory) • Là bộ nhớ chỉ đọc • Đặc điểm là không mất dữ liệu khi mất nguồn điện→được sử dụng để lưu trữ hệ điều hành vào ra cơ sở BIOS, máy tính sẽ lấy lệnh ở đây để khởi động và kiểm tra hệ thống. • Các loại: a) ROM lập trình sẵn masked ROM b) ROM lập trình được PROM (programable ROM) c) ROM lập trình và xoá được EPROM (eraseable programable ROM) d) ROM lập trình và xoá được bằng điện EEPROM (electrically eraseable programable ROM) 24 12
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 2. Bộ nhớ chỉ đọc ROM (Read Only Memory) a) ROM lập trình sẵn masked ROM: Là một mạng mạch được ghép nối sẵn trên vi mạch Những chỗ được nối qua một điốt (hay transistor) biểu diễn giá trị 1, những chỗ không được nối có giá trị 0. Do không cần bất cứ transistor nào nên mật độ thông tin của ROM rất cao. Dữ liệu của ROM được in vào khuôn che quang khắc khi chế tạo vi mạch và không xoá đi được 25 Cấu trúc vật lý I. Bộ nhớ trong. 2. Bộ nhớ chỉ đọc ROM (Read Only Memory) a) ROM lập trình sẵn masked ROM: Cấu tạo của ROM 26 13
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 2. Bộ nhớ chỉ đọc ROM (Read Only Memory) b) ROM lập trình được PROM (programable ROM) PROM được cấy thêm một điện trở có tác dụng như một cầu chì: Khi lập trình (đưa dữ liệu vào ROM), cầu chì này được giữ nguyên hoặc đốt cháy, tương ứng với bit cần lưu trữ. Khi đã được lập trình, nội dung PROM không thay đổi được vì không phục hồi lại được chức năng của cầu chì đã cháy. Cấu tạo của PROM 27 Cấu trúc vật lý I. Bộ nhớ trong. 2. Bộ nhớ chỉ đọc ROM (Read Only Memory) c) ROM lập trình và xoá được EPROM (eraseable programable ROM): EPROM là một FET có một cổng nổi (floating gate) để lưu trữ điện tích. Điện tích của cực này chỉ mất đi dưới tác dụng tia tử ngoại. Cực cửa điều khiển cần có điện thế cao khoảng 20V trong 5 ms để nạp cực cổng nổi. Điện tích của cổng nổi có tác dụng đóng và mở mạch FET. Từng FET đóng vai trò một tế bào nhớ. Cấu trúc ma trận và cách định địa chỉ từng tế bào giống như PROM. 28 14
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 2. Bộ nhớ chỉ đọc ROM (Read Only Memory) c) ROM lập trình và xoá được EPROM (eraseable programable ROM): Muốn xóa hay ghi phải tháo hẳn ra ngoài, cho ánh sáng tử ngoại chiếu vào có tần số xác định nào đó 29 Cấu trúc vật lý I. Bộ nhớ trong. 2. Bộ nhớ chỉ đọc ROM (Read Only Memory) d) ROM lập trình và xoá được bằng điện EEPROM (electrically eraseable programable ROM): EEPROM hoạt động tương tự như EPROM. Cực nổi của EEPROM được xoá bởi một xung điện từ cực thoát. Lớp ôxit cách điện giữa cực cổng nổi và cực thoát rất mỏng nên điện tích lưu trữ bên trong cực nổi có thể thoát đi ở đây. 30 15
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 3. Bộ nhớ đệm Cache a. Vấn đề nảy sinh: • Trong các máy tính có CPU chạy ở tốc độ cao thường gặp hiệu ứng “Nghẹt cổ chai ” (bottie neck) do việc truy nhập quá nhanh đến bộ nhớ. • Tốc độ CPU tăng nhanh hơn nhiều so với RAM động (DRAM - rẻ tiền) →Phải đưa vào sử dụng RAM tĩnh (SRAM) (nhanh hơn, đắt tiền hơn), có khả năng cung cấp hiệu suất Zero Wait State → giá thành cho cả hệ thống dùng SRAM rất cao. • Giải quyết: Dùng 1 lượng nhỏ SRAM nhanh để đạt được Zero Wait State trong hầu hết các trường hợp → Cache. 31 Cấu trúc vật lý I. Bộ nhớ trong. 3. Bộ nhớ đệm Cache b. Khái niệm Cache: • 1 lượng nhỏ SRAM + bộ phận điều khiển cache (Cache controller) được bố trí giữa CPU và bộ nhớ chính. • Nguyên tắc làm việc: Như là 1 cái kho nhỏ trung gian nằm giữa phân xưởng sản suất là CPU và kho chính là bộ nhớ chính Đảm bảo tính chất cung cấp nhanh, thuận 32 tiện cho công việc của CPU. 16
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 3. Bộ nhớ đệm Cache c. Cách thức hoạt động của Cache: • Cache chứa những thông tin mới nhất mà CPU vừa sử dụng. Nếu CPU cần lại đúng những thông tin này thì nó cung cấp cho CPU với Zero Wait State. Trường hợp này gọi là Cache hit: "trúng tủ". • Nếu CPU yêu cầu thông tin mà hiện không nằm trong Cache → chuyển từ bộ nhớ chính (DRAM) đến cho CPU → mất nhiều wait state → Cache miss: "trật". • Đặc tính của chương trình là có những vòng lặp tương đối nhỏ trên các vị trí ô nhớ liên tục nhau → gọi là "tính cục bộ của việc quy chiếu" (Locality of reference). 33 Cấu trúc vật lý I. Bộ nhớ trong. 3. Bộ nhớ đệm Cache c. Cách thức hoạt động của Cache: • Có 2 loại cục bộ là: • Cục bộ thời gian (Temporal locality): – Chương trình chạy trong các vòng lặp  Các lệnh giống nhau nhặt ra từ bộ nhớ là thường xuyên và liên tục và hầu hết các thông tin của vòng lặp vừa sử dụng được sử dụng lại ngay. → Cục bộ theo thời gian: Cache có nhiệm vụ làm nhanh, làm gọn các yêu cầu này. • Cục bộ không gian (Spatial locality): – Các chương trình và số liệu mà chương trình cần đến có khuynh hướng nằm trong các vị trí ô nhớ liên tục nhau→ Chương trình cần những mã lệnh hay những số liệu nằm kề cạnh ngay những vị trí vừa sử dụng trước đó. → Cục bộ không gian: Cache làm các tác vụ đọc ô nhớ với zero wait state. 34 17
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 3. Bộ nhớ đệm Cache d. Thành phần của Cache: • Cache bao gồm các chip SRAM + Điều khiển Cache • Điều khiển cache bao gồm: Bộ logic quản lý cache (Cache Managment Logic) Cache Memory Directory. 35 Cấu trúc vật lý I. Bộ nhớ trong. 3. Bộ nhớ đệm Cache d. Thành phần của Cache: • Cache bao gồm các chip SRAM + Điều khiển Cache • Điều khiển cache bao gồm: Bộ logic quản lý cache (Cache Managment Logic) Cache Memory Directory. 36 18
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 3. Bộ nhớ đệm Cache d. Thành phần của Cache: Bộ logic quản lý cache (Cache Managment Logic): Bộ phận quản lý được so sánh địa chỉ do CPU phát ra với bảng danh mục xem những vị trí nào lưu trữ trong Cache. o Nếu có: Cho phép Cache xuất thông tin (tất nhiên với zero wait state). o Nếu không có: Yêu cầu thông tin từ bộ nhớ chính, cho CPU và đồng thời được lưu trữ lại trong cache. 37 Cấu trúc vật lý I. Bộ nhớ trong. 3. Bộ nhớ đệm Cache d. Thành phần của Cache: Cache memory Directory (Còn được gọi là Tag RAM): Chứa 1 bảng danh mục của tất cả các địa chỉ ô nhớ đã được sao chép vào Cache. Nội dung của danh mục được so sánh với địa chỉ ô nhớ do CPU cung cấp  Xác định xem bản sao của thông tin có được chứa trong Cache hay không? Nội dung của danh mục được cập nhật thường xuyên, các thông tin mới nhất được lưu trữ trong Cache. 38 19
5/14/2013 Cấu trúc vật lý I. Bộ nhớ trong. 3. Bộ nhớ đệm Cache e. Hiệu suất Cache: • Nếu không thoả mãn tính cục bộ nêu trên →hiệu suất cache không phát huy được. • Hầu hết các chương trình chạy với khá nhiều vòng lặp cho nên đa số các trường hợp Cache hit đạt 85- 95%. • Một lợi điểm của việc sử dụng Cache nữa là hiệu suất sử dụng bus hệ thống. Có thể truy xuất bus đồng thời: o CPU truy xuất đến cache. o 1 bộ phận quản lý bus khác truy xuất đến bộ nhớ chính qua bus hệ thống. →Phương pháp thiết kế look - through cache (nhìn xuyên qua). 39 Cấu trúc vật lý I. Bộ nhớ trong. 3. Bộ nhớ đệm Cache f. Cache cấp 1 và Cache cấp 2. Xét các Cache này trong 386 & 486: • Cache cấp 1: Thường là nhỏ, cung cấp mã lệnh và số liệu sử dụng thường xuyên nhất. (4 Kb - 64 Kb), cache nằm trong CPU 486 là 8 Kb. • Cache cấp 2: Nằm giữa cache cấp 1 và bộ nhớ chính. Kích thước cache cấp 2 bao trùm cả cache cấp 1 (thường là 64 Kb - 512 Kb). • Để thiết kế kích thước cache phải giải quyết vấn đề: Nếu kích thước cache càng lớn: hiệu suất cao → giá thành cao. 40 20

CÓ THỂ BẠN MUỐN DOWNLOAD

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.