HỌ VI ĐiỀU KHIỂN 8051 - CHƯƠNG 3
lượt xem 15
download
8051 là vi điều khiển đầu tiên của họ vi điều khiển MCS51 được Intel sản xuất vào năm 1980. Họ MCS51 là họ 8 bit có khả năng định địa chỉ 64kb bộ nhớ chương trình và 65kb bộ nhơ dữ liệu.Port 0 một port hai chức năng trên các chân 32-39. Trong các thiết kế cỡ nhỏ nó có chức năng như các đường I/O.
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: HỌ VI ĐiỀU KHIỂN 8051 - CHƯƠNG 3
- Hi u ính t slide c a th y H Trung M B môn i n t - DH BK TPHCM CHƯƠNG 3 H VI i U KHI N 8051 1
- N i dung 3.1 Gi i thi u h vi i u khi n 8051 3.2 Ki n trúc ph n c ng 8051 3.3 Các phương pháp nh a ch 2
- 3.1 Gi i thi u h vi i u khi n 8051 3
- Các ki n trúc vi i u khi n Memory 0 Address Bus Program CPU Data Bus + Data Von Neumann 2n Architecture Memory 0 Address Bus Program CPU Fetch Bus Harvard Address Bus 0 Architecture Data Bus Data 4
- H V K 8051 • 8051 là vi i u khi n u tiên c a h vi i u khi n MCS51 ư c Intel s n xu t vào năm 1980. H MCS51 là h 8-bit có kh năng nh a ch 64KB b nh chương trình và 64KB b nh d li u. 5
- Comparison of MCS-51 ICs MCS- Part On-Chip Code On-Chip Data Timers Number Memory Memory 8051 4K ROM 128 bytes 2 8031 0K 128 bytes 2 8751 4K EPROM 128 bytes 2 8052 8K ROM 256 bytes 3 8032 0K 256 bytes 3 8752 8K EPROM 256 bytes 3 6
- 3.2 Ki n trúc ph n c ng 8051 7
- Sơ kh i 8051/8031 8
- 9
- Ý nghĩa các chân trên MCU 8051 • Port 0 (C ng 0) Port 0 là m t port hai ch c năng trên các chân 32–39. Trong các thi t k c nh (không dùng b nh m r ng) nó có ch c năng như các ư ng I/O. i v i các thi t k l n v i b nh m r ng, nó ư c d n kênh gi a bus a ch và bus d li u. • Port 1 (C ng 1) Port 1 là c ng dành riêng cho nh p/xu t trên các chân 1–8. Các chân ư c ký hi u P1.0, P1.1, P1.2, ... có th dùng cho giao ti p v i các thi t b ngoài n u c n. Port 1 không có ch c năng khác, vì v y chúng ch ư c dùng cho giao ti p v i các thi t b ngoài. • Port 2 (C ng 2) Port 2 là m t c ng công d ng kép trên các chân 21–28 ư c dùng như các ư ng xu t nh p ho c là byte cao c a bus a ch i v i các thi t k dùng b nh m r ng. • Port 3 (C ng 3) Port 3 cũng là m t c ng công d ng kép trên các chân 10–17. Các chân c a port này có nhi u ch c năng, các công d ng chuy n i có liên h v i các c tính c bi t c a 8051/8031 10
- Các ch c năng chuy n i Port 3 11
- 12
- C u trúc c ng I/O • Kh năng lái là 4 t i TTL lo i LS (Low Power Schottky) v i các c ng P1, P2, và P3; và 8 t i TTL lo i LS v i c ng P0. • Chú ý là i n tr kéo lên bên trong không có trong Port 0 (ngo i tr lúc làm vi c như bus d li u / a ch bên ngoài). i n tr kéo lên có th ư c s d ng v i P0 tùy theo c tính vào c a thi t b mà nó lái. 13
- 14
- 15
- A Pin of Port 1 Read latch Vcc TB2 Load(L1) Internal CPU D Q P1.X bus P1.X pin Write to latch Clk Q M1 TB1 Read pin P0.x 8051 IC 16
- Writing “1” to Output Pin P1.X Read latch Vcc TB2 Load(L1) 2. output pin is 1. write a 1 to the pin Vcc D Q 1 P1.X Internal CPU bus P1.X pin 0 output 1 Write to latch Clk Q M1 TB1 Read pin 8051 IC 17
- Writing “0” to Output Pin P1.X Read latch Vcc TB2 Load(L1) 2. output pin is 1. write a 0 to the pin ground D Q 0 P1.X Internal CPU bus P1.X pin 1 output 0 Write to latch Clk Q M1 TB1 Read pin 8051 IC 18
- Reading “High” at Input Pin Read latch Vcc 2. MOV A,P1 TB2 external pin=High 1. write a 1 to the pin MOV Load(L1) P1,#0FFH 1 1 P1.X pin Internal CPU bus D Q P1.X 0 M1 Write to latch Clk Q TB1 Read pin 3. Read pin=1 Read latch=0 Write to latch=1 8051 IC 19
- Reading “Low” at Input Pin Read latch Vcc 2. MOV A,P1 TB2 1. write a 1 to the pin Load(L1) external pin=Low MOV P1,#0FFH 1 0 P1.X pin Internal CPU bus D Q P1.X 0 M1 Write to latch Clk Q TB1 Read pin 3. Read pin=1 Read latch=0 Write to latch=1 8051 IC 20
CÓ THỂ BẠN MUỐN DOWNLOAD
-
GIÁO TRÌNH LẬP TRÌNH C CHO HỌ VI ĐIỀU KHIỂN 8051 - CHƯƠNG 3
12 p | 701 | 411
-
Tìm hiểu về Vi Điều Khiển 8051
40 p | 289 | 269
-
Bài giảng lý thuyết vi xử lý - Chương 3: Lập trình hợp ngữ cho 8051(tiếp theo)
69 p | 266 | 77
-
Bài giảng lý thuyết vi xử lý - Chương 3: Lập trình hợp ngữ cho 8051
73 p | 306 | 74
-
Tài liệu tham khảo cho môn Vi xử lý (Các hệ vi xử lý thế hệ mới)
105 p | 170 | 67
-
Lập trình và ứng dụng Vi điều kiển - Cấu trúc: Phần 2
119 p | 159 | 47
-
Bài giảng kỹ thuật vi xử lý - Chương số 3
82 p | 88 | 22
-
CHƯƠNG 3: BÀI GIẢNG LÝ THUYẾT HỌ VI ĐIỀU KHIỂN 8051
18 p | 109 | 19
-
Bài giảng Chương 3: Họ vi điều khiển 8051 - Hồ Trung Mỹ
48 p | 144 | 15
-
CHƯƠNG 3: LÝ THUYẾT HỌ VI ĐiỀU KHIỂN 8051
26 p | 95 | 9
-
Bài giảng vi xử lý: Chương 3 (3.6) - Hồ Trung Mỹ
39 p | 81 | 7
-
Bài giảng vi xử lý: Chương 3 (3.1, 3.2, 3.3) - Hồ Trung Mỹ
101 p | 87 | 7
-
Cơ sở ĐIện học - Thiết Bị Lập Trình part 2
8 p | 78 | 5
-
Bài giảng vi xử lý: Chương 3 (3.7) - Hồ Trung Mỹ
26 p | 100 | 5
-
Bài giảng Vi xử lý - Chương 3: Lập trình 8051
126 p | 14 | 5
-
Bài giảng Vi xử lý - Vi điều khiển: Chương 2.3 - ThS. Phan Đình Duy
32 p | 61 | 3
-
Bài giảng Vi xử lý - Vi điều khiển: Chương 3 - ThS. Phan Đình Duy
27 p | 66 | 3
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn