intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

kiến trúc máy tính Vũ Đức Lung phần 6

Chia sẻ: Thái Duy Ái Ngọc | Ngày: | Loại File: PDF | Số trang:12

Thêm vào BST
Báo xấu
95
lượt xem 20
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo tài liệu 'kiến trúc máy tính vũ đức lung phần 6', công nghệ thông tin, hệ điều hành phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: kiến trúc máy tính Vũ Đức Lung phần 6

  1. Chương IV: M ch Logic s Chương IV: M ch Logic s tr này, và do ñó nhanh hơn. Sơ ñ b c ng ñ y ñ cho n bit như hình 4.18. XOR A Sum A B Sum Carry B 1 0 0 0 0 0 1 1 0 1 0 1 0 AND2 Carry 1 1 0 1 2 Hình 4.16. B n a c ng B n a c ng này ch cho phép ta tính t ng bit c c ph i c a hai t ñ u vào nhi u bit, nhưng không th c hi n ñư c cho v trí bít gi a t vì nó không x lý s mang t bên ph i sang v trí này, hay nói cách khác không c ng v i s nh trong phép cong thông Hình 4.17. B c ng ñ y ñ thư ng. Như v y b n a c ng này không th áp d ng ñ thi t k m t b c ng cho 2 s có nhi u bit, thay vào ñó, ph i càn t i b c ng ñ y ñ (full adderl). b) B c ng ñ y ñ (Full Adder) An-1 Bn-1 A1 B1 A0 B0 B ng chân tr và m ch cho b c ng 1 bit ñ y ñ trong hình 4.17. B c ng ñ y ñ ñư c c u thành t hai b n a c ng. ð u ra Carry Carry Carry Carry Carry Sum là 1 n u s l A, B, và Carry in b ng 1 . Carry out b ng 1 Full out1 Full Full inn-1 in1 out0 in0 = 0 khi c A và B ñ u b ng 1(ñ u vào trái c a c ng OR) ho c ñúng Adder Adder Adder m t trong s chúng b ng 1 và bit Carry in cũng b ng 1 . Gi s ñ t o b c ng cho hai t A và B, m i t 16 b t, ch vi c sao chép m ch trong hình 4.12 ñúng 16 l n. S nh t bít ñư c Sn Sn-1 S1 S0 dùng làm s nh vào bit bên trái. S nh vào b t c c trái ñư c n i Hinh 4.18. B c ng n bit vào 0. Lo i b c ng này ñư c g i là b c ng s nh ripple (ripple carry adder). Vì trong trư ng h p x u nh t, c ng 1 vào 1 1 1 ... 1 1 4.3.5. M ch gi i mã và mã hóa 1 (nh phân), s nh ripple t bit c c ph i sang bit c c trái thì m i Khái ni m : c ng xong ñư c. Do ñó trong các trư ng h p như v y thì b c ng M ch mã hoá (ENCODER) là m ch có nhi m v bi n ñ i này s r t ch m và không hi u qu . Cũng có b c ng không có s nh ng ký hi u quen thu c v i con ngư i sang nh ng ký hi u không quen thu c con ngư i. M ch gi i mã (DECODER) là m ch làm 143 144
  2. Chương IV: M ch Logic s Chương IV: M ch Logic s nhi m v ngư c l i m ch mã hóa, bi n ñ i nh ng ký hi u không Gi i thích b ng tr ng thái: Khi m t ngõ vào tr ng thái cao quen thu c v i con ngư i sang nh ng ký hi u quen thu c v i con (m c logic 1) và các ngõ vào còn l i th p (m c logic 0) thì ngõ ra ngư i. xu t hi n t mã tương ng. Ngõ vào nào tr ng thái cao thì tương ng v i con s ñó h th p phân, ví d ngõ vào 4 tr ng thái cao a) M ch mã hoá (Encoder) s tương ng v i s 4 ñư c ñưa vào ngõ nh p. C th là: khi ngõ Xét m ch mã hóa nh phân t 8 sang 3 (8 ngõ vào và 3 ngõ vào x0=1 và các ngõ vào còn l i b ng 0 thì t mã ngõ ra là 000, ra). Sơ ñ kh i c a m ch ñư c cho trên hình 4.19. khi ngõ vào x1=1 và các ngõ vào còn l i b ng 0 thì t mã nh phân ngõ ra là 001,… x0 A0 x1 ENCODER Phương trình logic t i gi n: A1 83 A0 = x1 + x3 + x5 + x7 x7 A2 A1 = x2 + x3 + x6 + x7 A2 = x4 + x5 + x6 + x7 Hình 4.19. Sơ ñ kh i Encoder 8 3 Sơ ñ m ch c a ENCODER 8 3 như hình 4.20. Trong ñó : x1 x2 x3 x4 x5 x6 x7 - x0, x1, …, x7 là các ngõ vào tín hi u. - A0, A1, A2 là các ngõ ra. A2 M ch mã hóa nh phân 8 3 th c hi n bi n ñ i tín hi u ngõ vào thành m t t mã nh phân tương ng ngõ ra, c th như sau: A1 0 000 2 100 4 100 6 110 1 001 3 011 5 101 7 111 Ch n m c tác ñ ng (tích c c) ngõ vào là m c logic 1 , ta A0 có b ng tr ng thái mô t ho t ñ ng c a m ch như sau: x7 x6 x5 x4 x3 x2 x1 x0 A2 A1 A0 Hình 4.20. ENCODER 8 3 00000001000 00000010001 Tương t ta d dàng có th thi t k m ch mã hóa th p phân, dùng mã hóa các s t 0 ñ n 9 sang h nh phân. Trong trư ng h p 00000100010 này ta c n có 4 ñ u ra ñ mã hóa ñư c s 8(1000) và 9(1001). 00001000011 00010000100 00100000101 01000000110 10000000111 145 146
  3. Chương IV: M ch Logic s Chương IV: M ch Logic s b) M ch gi i mã (Decoder) B A Ngư c v i m ch mã hóa, m ch gi i mã là m ch t h p ñ i thông tin nh phân v i n ngõ nh p thành 2n ngõ xu t. N u ngõ nh p U6 U5 có m t s t h p không dùng thì s ngõ ra có th ít hơn 2n . Khi ñó INV INV U1 2 m ch gi i mã g i là m ch gi i mã n-m, v i m ≤ 2 n . 1 y0 3 AND2 ð ñơn gi n ta xét m ch gi i mã 2-4 v i sơ ñ kh i và U2 2 b ng chân tr m ch gi i mã nh phân 2 4 như hình 4.21. 1 y1 3 AND2 U3 2 1 y2 3 AND2 U4 2 1 y3 3 Hình 4.21. Decoder 2 4 AND2 Hình 4.22. Sơ ñ m ch Decoder 2 4 T b ng chân tr ta có phương trình logic t i gi n cho m ch: y0 = A B M ch gi i mã v i c ng NAND y1 = AB M t s m ch gi i mã ñư c t o t c ng NAND thay vì c ng AND. Nó t o ra ngõ xu t theo d ng ñ o l i. Hình 4.23 là m ch gi i y2= AB mã 2 4 v i c ng NAND v i m t ñư ng vào ñi u khi n E. Tương y 3 = AB ng v i nó là B ng chân tr sau: Sơ ñ m ch c a DECODER 2 4 như hình 4.22. E A1 A0 D0 D1 D2 D3 M ch gi i mã ñư c ñóng gói thành các vi m ch và ñư c bán ra trên th trư ng thư ng có d ng 4-16,3-8 và 2-4 kép (t c hai 0 0 0 0 1 1 1 b gi i mã ñư c ñóng chung vào trong m t vi m ch ñơn).Ngoài ra còn ph bi n b gi i mã 4-10 dùng gi i mã s nh phân sang h 0 0 1 1 0 1 1 th p phân. Ngoài các ngõ nh p và xu t d li u thư ng còn có m t ngõ ñi u khi n ho t ñ ng c a m ch. Ngõ này thư ng ký hi u là E, 0 1 0 1 1 0 1 khi E = 1, cho phép m ch ho t ñ ng và khi E = 0 thì không cho 0 1 1 1 1 1 0 phép m ch ho t ñ ng. 1 x x 1 1 1 1 147 148
  4. Chương IV: M ch Logic s Chương IV: M ch Logic s U4 DECODER U10 D0 2x4 D0 INV 20 A0 D1 NAND3 U4 U11 D2 21 D1 D3 INV NAND3 E A1 U12 Hình 4.24. Ký hi u Decoder 2 4 D2 M r ng m ch gi i mã NAND3 U13 Trong m t s trư ng h p c n m ch gi i mã v i m t kính c U4 D3 l n mà ta l i ch có m ch v i kích thư c nh hơn thì ta có th ghép E hai ho c nhi u hơn các m ch ñang có ñ t o m t m ch mã hóa l n NAND3 hơn. Ví d ta có th t o m ch gi i mã 3 8 t hai m ch gi i mã INV 2 4 (hình 4.25). Trong trư ng h p này ta ñã t n d ng ngõ vào ñi u khi n E ñ làm ngõ nh p th 3. Hình 4.23. M ch gi i mã v i c ng NAND A0 M ch này h at ñ ng khi tín hi u ñi u khi n E = 0 và ngõ ra 20 2x4 D0 s có giá tr 0 tương ng v i s nh phân các ngõ vào. Khi E = 1 21 decode A1 D1 thì không cho phép m ch ho t ñ ng t c là không ph thu c vào các E D2 giá tr ñ u vào, ñ u ra luôn b ng 1. A2 D3 Các m ch gi i mã ngoài th trư ng thư ng ñư c ñóng gói và có ký hi u như hình 4.24. ðó là m t m ch gi mã 2 4 dùng c ng AND và v i m t ñư ng ñi u khi n E cho phép m ch ho t ñ ng khi E =1 và không ho t ñ ng khi E = 0. 20 2x4 D4 21 decode D5 E D6 D7 Hình 4.25. M ch gi i mã 3 8 149 150
  5. Chương IV: M ch Logic s Chương IV: M ch Logic s g) T t c 3 th CÂU H I VÀ BÀI T P CHƯƠNG IV h) Không có gì – nhà lu n lý b ñói b ng vì quá thông minh 5. M t nhà truy n giáo l c ñư ng t i ngã r ba ch ng d ng Nam California. Ông ta bi t hai toán ñi xe máy khu v c này, m t toán 1. L p b ng chân tr và v sơ ñ m ch cho hàm 4 bi n sau: luôn nói th t và m t toán luôn nói d i. Ông ta mu n bi t ñư ng nào a) x = AB+A(C+D) ñi t i Disneyland thì ông ta ph i ñ t câu h i như th nào ? b) y = (A+BC)(D+AB) 6. ð làm m t thi t b ñi u khi n báo ñ ng trong xe hơi, ngư i ta c) z = A B + C ( A + D) thi t k 1 m ch báo ñ ng như sau: 2. Rút g n các hàm sau dùng các ñ nh lý c a Boolean algebra DRV a) x = ACD + A BCD b) y = AB + A( CD + CD ) B ph n ñánh l a M ch Báo ñ ng Logic c) z = ( BC + A D)( AB + CD ) BELT 3. Dùng ñ nh lý De Morgan, rút g n bi u th c sau cho ñ n khi ch còn bi n ñơn ñ o (m t g ch trên) Tín hi u: - DRV (driver) m c cao khi tài x ng i vào gh lái và z = ( A + C ).( B + D ) m c th p khi không ng i vào; 4. M t nhà lu n lý h c lái xe vào m t ti m bán ñ ăn, ng i trong xe - B ph n ñánh l a: 1 – b t, 0 – t t; ông nói: “Làm ơn cho tôi m t bánh Hambuger ho c xúc xích và - BELT m c cao khi tài x cài dây an toàn và m c khoai tây chiên”. Ti c r ng ngư i bán hàng còn chưa h c h t l p 6 th p khi không cài dây an toàn. và không bi t (và không mu n bi t) trong hai t logic “ho c” và Hãy thi t k m ch logic v i 3 ñ u vào (DRV, b ph n ñánh “và” thì t nào ñư c ưu tiên. Anh ta cho r ng trong trư ng h p này l a, BELT),1 ñ u ra (báo ñ ng), sao cho b ph n báo ñ ng s ho t di n gi i th nào cũng ñư c. Trong trư ng h p nào dư i ñây là di n ñ ng (báo ñ ng = 1) khi t n t i m t trong 2 tr ng thái sau: ñ t ñúng ñơn ñ t hàng: - Tài x chưa ng i vào xe trong lúc b ph n ñánh l a b t, - Tài x ñã ng i vào xe nhưng chưa cài dây an toàn trong a) Ch Hambuger lúc b ph n ñánh l a b t b) Ch xúc xích L p b ng chân tr c a hàm ra. c) Ch khoai tây chiên 7.ðơn gi n các hàm sau dùng b n ñ Karnaugh d) Xúc xích và khoai tây chiên a) f ( A, B, C ) = ∑ (0,2,3,4,6) e) Hambuger và khoai tây chiên b) f ( A, B, C , D) = ∑ (0,1,2,4,5,7,11,15) f) Xúc xích và hambuger 151 152
  6. Chương IV: M ch Logic s Chương IV: M ch Logic s f. Xác ñ nh d ng chu n tích các t ng c a hàm f (g i là c) f ( X 1 , X 2 , X 3 , X 4 ) = ∑ (3,7,11,13,14,15) hàm h). d) C c ti u các hàm trên d ng tích các t ng g. So sánh hai hàm g và h. 8. Dùng b n ñ Karnaugh rút g n hàm h. V sơ ñ m ch hàm g mà ch s d ng c ng NAND. a) f ( A, B, C , D) = ∑ (0,2,6,8,9,10,11,13) . 12. ðơn gi n hàm Logic 4 bi n a) f ( A, B, C , D) = ABC D + A BCD + A B C + AC + AB C + B b) f ( A, B, C , D) = ∑ (0,1,2,3,4,6,7,8,9,10,11,13) b) c) f ( A, B, C , D) = ∏ (0, 2,3, 4, 6, 7,9,12,13) f ( A, B, C , D) = ( A + B + C + D ).( A + C + D ).( A + B + C + D ).( B + C ). d) f ( A, B, C , D) = ∏ (0, 2,8,9,10,11,13,14) ( B + C ).( A + B ).( B + D ) 13. M ch so sánh hai s 2 bit là m ch g m có 4 ñ u vào x0, x1, 9. Cho hàm bool y0,y1 và 2 ñ u ra Rx,Ry. Trong ñó, (x0,x1) là 2 bit c a s th nh t và f(A, B, C, D) = ∑(0, 1, 2, 6, 8, 9, 11, 14, 15) +d(3,10), Dùng b n (y0, y1) là hai bit c a s th 2. ð u ra Rx có tr 1 khi x1x0 > y1y0 ñ Karnaugh ñ : (ngư c l i có tr 0) và ñ u ra Ry có tr 1 khi y1y0 > x1x0 (ngư c l i a. Xác ñ nh d ng chu n t ng các tích c a hàm f (g i là có tr 0) hàm g). b. Xác ñ nh d ng chu n tích các t ng c a hàm f (g i là a. L p b ng chân tr cho m ch so sánh nói trên, t ñó suy ra hàm h). bi u th c chưa ñơn gi n c a Rx và Ry c. So sánh hai hàm g và h. b. Dùng b ng ñ Karnaugh ñ ñơn gi n bi u th c c a Rx và Ry d. V sơ ñ m ch hàm g mà ch s d ng c ng NAND. c. V m ch 10. Cho hàm bool f(A, B, C, D) = ∑(3, 4, 5, 7, 10, 12, 13) + d(8, 9, 11), Dùng b n ñ 14. V sơ ñ m ch gi i mã 2-4 ch dùng các c ng NOR bao g m Karnaugh ñ : ngõ cho phép/không cho phép ho t ñ ng E. a. Xác ñ nh d ng chu n t ng các tích c a hàm f (g i là 15. Xây d ng lư c ñ kh i m ch d n kênh 16-1 b ng lư c ñ kh i hàm g). c a hai m ch d n 8-1 và m t m ch d n 2-1. b. Xác ñ nh d ng chu n tích các t ng c a hàm f (g i là hàm h). 16. Thi t k m ch d n kênh 16-1 b ng 5 m ch d n kênh 4-1. Các c. So sánh hai hàm g và h. m ch d n kênh dùng dư i d ng sơ ñ kh i. d. V sơ ñ m ch hàm g mà ch s d ng c ng NOR. 11. Cho hàm bool f(A, B, C, D) = ∏ (0, 1, 2, 6, 8, 9, 11, 14, 15) +D(3,10), Dùng b n ñ Karnaugh ñ : e. Xác ñ nh d ng chu n t ng các tích c a hàm f (g i là hàm g). 153 154
  7. Chương V: M ch tu n t Chương V: M ch tu n t C1 Chương V: M ch tu n t C2 Delay b) Trong chương trư c chúng ta ñã xem xét các m ch t h p a) mà các ngõ ra t i m t th i ñi m ch ph thu c vào duy nh t các giá tr ñ u vào t i th i ñi m ñó. Tuy nhiên ph n l n các m ch s ñ u Hình 5.1. ð ng h và các xung nó t o ra ho t ñ ng mà m t th i ñi m nh t ñ nh các ngõ ra s ph thu c Trong hình 5.1 a) là ð ng h (clock) hay b phát t n không nh ng vào các ngõ vào th i ñi m ñó mà cón ph thu c (impulse generator), nh có b làm tr Delay mà ta có 2 tín hi u vào ngõ ra th i ñi m trư c ñó, hay nói cách khác m t s ngõ ra xung C1 và C2 khác nhau, t ñó t o ra 4 th i ñi m khác nhau là: c a m t m ch l i là chính ngõ vào c a m ch ñó. Nh ng m ch như 1. Biên lên c a C1 v y ch y u là các thành ph n lưu tr mà ta g i là m ch tu n t . 2. Biên xu ng c a C1 Chúng ta cũng bi t r ng h u h t các thi t b s ngày nay ñ u có các 3. Biên lên c a C2 thành ph n lưu tr , do ñó trư c khi tìm hi u v b nh máy tính ta 4. Biên xu ng c a C2 c n tìm hi u v m ch tu n t . Ki u m ch tu n t thông d ng thu c Ta ñã bi t r ng các m ch s ho t ñ ng các m c cao và lo i ñ ng b . M ch tu n t ñ ng b s d ng các tín hi u nh hư ng th p, do ñó các th i ñi m khác nhau có th ñư c g n v i các biên ñ n các thành ph n lưu tr ch t i các kho ng th i gian r i r c. c a xung ñ ng h . T ñó ta có th ñi u khi n ñư c t i th i ñi m 5.1. Xung ñ ng h nào thì cho phép hay kích thích m ch nào ñó ho t ñ ng, và t i th i ñi m nào thì không. Trong nhi u m ch s , th t di n ra bi n c là v n ñ r t quan tr ng. ðôi khi bi n c này ph i ñi trư c bi n c kia, th nh 5.2. M ch L t (ch t – latch) th ang hai bi n c ph i di n ra ñ ng th i. Nh m cho phép nhà thi t M ch l t hay m t s sách g i là ch t, là d ng m ch tu n t k ñ t ñư c quan h ñ nh th i gian c n thi t, nhi u m ch s s ñơn gi n nh t có ch c năng lưu tr m t bit nh phân. Nó có hai ngõ d ng m t ngõ vào cho xung ñ ng h . Khi ñó, ñ ng h (clock) là ra, m t cho tr bình thư ng và m t cho tr bù. M ch l t ñ ng b duy m ch phát xung v i ñ r ng xung và th i kho ng chính xác gi a trì tr ng thái nh phân cho ñ n khi có m t xung ñ ng h ñi u khi n các xung liên ti p. Th i kho ng gi a các bi n tương ng c a hai làm ñ i tr ng thái. S khác nhau gi a các lo i m ch l t ch s xung liên ti p là th i gian chu kỳ ñ ng h (clock cycle time). ngõ vào chúng có và cách th c các ngõ vào tác ñ ng ñ n tr ng thái Trong máy tính, nhi u bi n c x y ra trong su t chu kỳ nh phân. Các lo i m ch l t thông d ng nh t như trình bày dư i ñ ng h . Gi s bi n c ph i di n ra theo th t c th , thì c n chia ñây. chu kỳ ñ ng h thành nh ng chu kỳ con. Cách ñơn gi n nh t ñ t o ra các chu kỳ ñ ng h khác nhau là t ñ ng h chính g n thêm vao m t b làm tr (Delay) tín hi u như trong hình 5.1. 155 156
  8. Chương V: M ch tu n t Chương V: M ch tu n t 5.2.1. M ch l t SR (SR-latch) Q = Q + R = 1 + 0 = 0 => Q không ñ i ð t o ra b nh 1 bit c n có m t m ch ñi n có kh năng – Gi i s Q ñang tr ng thái 1 (Q=1, Q =0), cho tín hi u lưu tr m t giá tr nào ñó ñư c nh p vào. M t m ch như v y có th vào S=R=0, như v y ñ u ra c a U3 s là: ñư c xây d ng t c ng NAND ho c NOR mà ta g i là m ch l t. M ch l t ñ u tiên ñưa ra xem xét là m ch l t SR. ð u tiên ta xét Q = Q + S = 1+ 0 = 0 , m ch l t SR không ñ ng b hay không dùng xung ñ ng h ñi u và ñ u ra c a U4 s là : khi n. Ký hi u m ch l t SR không ñ ng b ( không dùng xung ñ ng h ) dùng c ng NOR như hình 5.2 (a) và hình 5.2 (b) là sơ Q = Q + R = 0 + 0 = 1 =>Q không ñ i ñ m ch tương ng c a nó. Như v y trong trư ng h p S=R=0 thì giá tr ñ u ra c a Nó có 2 ngõ vào, S (Setting- ñ t) và R (Resetting - Kh i m ch là không thay ñ i và m ch ñóng vai trò như m t b nh ñ ng). Nó có m t ngõ ra Q và ñôi khi có ngõ ra bù, ký hi u b ng m t bit. m t vòng tròn nh . ð u ra Q t c ng NOR th nh t (ký hi u U4) L p lu n tương t như trư ng h p trên, ta có các trư ng s l i ñư c cho vào ngõ nh p c a c ng NOR th hai(ký hi u U3) h p sau : và ngư c l i ñ u ra Q t U3 s l i ñư c cho vào ngõ nh p c a – Cho S=0, R=1. N u Q=0 thì d n t i trong tr ng thái k c ng NOR (c ng U4). ti p Q=0, còn n u Q=1 thì d n t i tr ng thái k Q=0 => Q luôn b ng 0 mà không ph thu c vào tr ng thái Q trư c ñó. U3 2 S _ Tr ng thái này dùng ñ nh p giá tr 0 vào ô nh . 1 Q 3 – Cho S=1, R=0. N u Q=0 thì d n t i trong tr ng thái k S Q NOR2 ti p Q=1, còn n u Q=1 thì d n t i tr ng thái k Q=1 => Q luôn b ng 1 mà không ph thu c vào tr ng thái Q trư c ñó. Q Tr ng thái này dùng ñ nh p giá tr 1 vào ô nh U4 R 2 1 Q – Trong trư ng h p S=R=1thì tr ng thái c a m ch không 3 R xác ñ nh, do ñó t h p này bi c m s d ng trong các m ch NOR2 a) SR. b) => Ho t ñông c a m ch l t SR ñư c th hi n qua b ng tr ng thái Hình 5.2. M ch l t SR không ñ ng b 5.1. Ta th xem ho t ñ ng c a m ch như sau: S R Q(t+1) – Gi i s Q ñang tr ng thái 0 (Q=0, Q =1), cho tín hi u 0 0 Q(t) No change 0 1 0 Clear to 0 vào S=R=0, như v y ñ u ra c a U3 s là: 1 0 1 Set to 1 Q = Q + S = 0+0 =1 , 1 1 X Indeterminate và ñ u ra c a U4 s là : B ng 5.1. B ng tr ng thái c a m ch l t SR 157 158
  9. Chương V: M ch tu n t Chương V: M ch tu n t ð i v i m i m ch l t thì bao gi cũng có 2 lo i, không 5.2.2. M ch l t D ñ ng b và m ch l t ñ ng b , nhưng trên th c t thì ngư i ta ch M ch l t D (Data) là lo i m ch l t ñơn gi n nh t, nó ch hơi y u dùng m ch ñ ng b , do ñó ñây chúng ta cũng s tìm hi u k khác m ch l t SR. M ch l t SR ñư c ñ i sang m ch l t D b ng hơn v lo i này. M ch l t SR ñ ng b (dùng xung ñ ng h ) như cách ñưa vào m t c ng ñ o gi a S và R và dùng ký hi u D cho ngõ hình 5.3 (a), hình 5.3 (b) là sơ ñ m ch c a m ch l t này. Nó có ba vào duy nh t (xem hình 5.4 b). Khi D=1, ngõ ra là 1, khi D=0, ngõ ngõ vào, S (Setting- ñ t), R (Resetting - Kh i ñ ng) và C (Clock- ra là 0. ñ ng h ). Nó có m t ngõ ra Q và ñôi khi có ngõ ra bù, ký hi u Hình 5.4(a) cho ta th y qui ư c ký hi u và b ng ñ c tính b ng m t vòng tròn nh . c a m ch l t D. Hình 5.4(b) là sơ ñ c a m ch l t này. Chú ý là tr ng thái k Q(t+1) ñư c xác ñ nh t ngõ vào D. M i quan h có U1 2 U3 S th bi u di n b ng phương trình ñ c tính : Q(t+1) = D. ði u này có 1 2 _ 3 1 S Q Q 3 nghĩa ngõ ra Q c a m ch l t nh n tr t ngõ vào D khi tín hi u ñ ng AND2 NOR2 h b ng 1. C C Q R D Q(t+1) D Q U4 2 U2 2 1 Q 1 3 0 0 Clear to 0 3 R Q C NOR2 AND2 1 1 Set to 1 a) b) a) Hình 5.3. M ch l t SR U1 2 U3 D Ho t ñ ng m ch l t SR như sau: N u không có tín hi u 1 2 _ 3 1 Q 3 nh p ñ ng h C (C=0), ngõ ra c a m ch không th thay ñ i b t AND2 NOR2 ch p tr c a R và S vì ñ u ra c a 2 c ng U1 và U2 luôn b ng 0 ( 0 C AND s b t kỳ = 0). Ch khi tín hi u ñ ng h C=1, ngõ ra m i b nh hư ng theo tr c a ngõ vào S và R. N u S=1, R=0, Q chuy n U4 2 U2 2 1 U5 Q sang 1. N u S=0, R=1 Q chuy n sang 0. N u S và R là 0 khi ñ ng 1 3 2 1 3 h chuy n, ngõ ra không ñ i. Khi c S và R là 1, ngõ ra không xác NOR2 AND2 NOT ñ nh, có th là 0 ho c 1 tùy thu c vào kho ng th i gian trì hoãn b) trong m ch. Hay nói cách khác khi C luôn b ng 1 thì m ch l t SR Hình 5.4. M ch l t D ñ ng b (hình 5.3) ho t ñ ng như m ch l t SR không ñ ng b Lưu ý là không có ñi u ki n nh p ñ gi tr ng thái c a (hình 5.2) trên. m ch l t D. Tuy m ch l t D thu n ti n là ch có m t ngõ vào nhưng b t ti n là không có ñi u ki n không ñ i Q(t+1) = Q(t). ði u ki n không ñ i có th l y b ng cách vô hi u tín hi u ñ ng h ho c cho 159 160
  10. Chương V: M ch tu n t Chương V: M ch tu n t ngõ ra tr l i ngõ vào, lúc ñó xung ñ ng h s gi tr ng thái m ch T Q(t+1) T Q l t không ñ i. 0 Q(t) No change Q C 5.2.3. M ch l t JK Q (t ) Complement 1 M t m ch l t khác thư ng hay ñư c s d ng là m ch l t Hình 5.6. M ch l t T JK, là m t c i ti n c a m ch l t SR trong ñó ñi u ki n không xác ñ nh c a SR ñư c ñ nh nghĩa trong JK. Ngõ vào J, K ho t ñ ng 5.3. M ch l t l (Flip-flop) gi ng như S, R ñ ñ t và xóa m ch l t. Khi J và K ñ u b ng 1, khi ñ ng h C = 1 s chuy n ngõ ra m ch l t sang tr i thái bù. Các lo i m ch l t nói trên th c s ch là m t trong hai lo i m ch l t l . ðây là lo i m ch l t thông d ng nh t ñ ñ ng b vi c Ký hi u và b ng ñ c tính m ch l t JK hình 5.5. J tương thay ñ i tr ng thái trong m t chuy n ti p xung ñ ng h . Trong lo i ñương v i S trong SR và K tương ñương v i R. m ch l t này, các chuy n ti p xu t x y ra t i m t m c xung ñ ng h xác ñ nh. Khi m c nh p xung vư t quá ngư ng này, các ngõ J K Q(t+1) nh p b khóa l i sao cho ñ n khi xung ñ ng h tr v 0 và m t J Q 0 0 Q(t) No change xung khác ñ n. M t s m ch l t l t o chuy n ti p l lên c a tín C 0 1 0 Clear to 0 Q hi u ñ ng h (chuy n ti p l dương – positive-edge transition) và 1 0 1 Set to 1 K m t s khác t o chuy n ti p l xu ng c a tín hi u ñ ng h 1 1 Complement Q (t ) (chuy n ti p l âm – negative-edge transition) Hình 5.5. M ch l t JK ði m khác bi t gi a các m ch l t và m ch l t l là ch m ch l t kích thích b ng m c (level triggered), còn m ch l t l ði m khác bi t l n nh t ñây là thay vì không xác ñ nh, kích thích b ng biên (edge triggered). Ngoài ra m ch l t l còn m ch l t JK có ñi u ki n bù Q(t+1) khi J=K=1. Trong m t m ch s có m t ký hi u mũi tên trư c ch C bi u th m t ngõ nh p ñ ng thì t n t i m t tr ng thái không xác ñ nh là ñi u không mong mu n, (xem hình 5.7. Ký hi u ch báo ñ ng cho bi t m ch l t l thay ñ i chính do ñi u ñó mà m ch l t JK ñư c s d ng nhi u hơn. tr ng thái v i m t chuy n ti p dương (t 0 sang 1) c a tín hi u 5.2.4. M ch l t T ñ ng h ngõ nh p. M ch l t cu i cùng là k th a c a m ch l t JK b ng cách Hình 5.7 cho th y tín hi u xung ñ ng h trong m ch l t D l k t n i hai ngõ vào v i nhau thành m t ngõ vào T. Hình 5.6, là ký dương. Tr ngõ nh p D chuy n sang ngõ xu t Q khi ñ ng h t o hi u và b ng tr ng thái m ch. Xu t phát t m ch l t JK v i hai ngõ chuy n ti p dương. Ngõ xu t không th thay ñ i khi ñ ng h vào ñư c k t n i thành m t ngõ vào T. Vì v y m ch l t T ch có hai m c 1, m c 0 ho c trong chuy n ti p t m c 1 xu ng 0. Chuy n ñi u ki n. Khi T=0 (J=K=0) , v i m i giá tr c a C không thay ñ i ti p ñ ng h dương có hi u l c bao g m m t th i gian t i thi u g i tr ng thái c a m ch l t. Khi T=1 (J=K=1), và khi C =1 s làm bù là th i ñ nh (setup time) trong ñó ngõ nh p D ph i duy trì m t h ng tr ng thái m ch l t. Các ñi u ki n này có th bi u di n b ng tr trư c khi chuy n ti p và m t th i gian h u h n g i là th i lưu phương trình thu c tính : Q(t+1) = Q(t) ⊕ T. (hold time) trong ñó ngõ nh p D không ñư c thay ñ i sau chuy n 161 162
  11. Chương V: M ch tu n t Chương V: M ch tu n t ti p dương. Chuy n ti p dương có hi u l c thư ng là m t ph n r t tr ng thái m i 1 (vòng tròn có s 1). Tương t như v y khi ñang nh trong t ng chu kỳ xung ñ ng h . tr ng thái 1, n u D=1 thì không ñ i, n u D=0 thì chuy n tr ng thái. ð th bi u di n hình 5.8b cũng cho ta th y các thay ñ i này. D Q Trong trư ng h p m ch l t l D ñư c kích ho t chuy n Clock ti p âm ta có ký hi u như hình 5.8. Ký hi u ch khác ch ngõ vào Q c a clock có thêm m t ô tròn. Trong trư ng h p này ñ u ra c a C m ch ch thay ñ i chuy n ti p t 1 xu ng 0. Output cannot Chuy n ti p l D Q change dương Hình 5.7. Flip-flop D v i chuy n ti p dương Q C Thư ng ñ i v i các flip-flop ngoài cách dùng b ng tr ng thái ngư i ta còn hay dùng bi u ñ tr ng thái như trong hình 5.8 (a) và ñ th miêu t ho t ñ ng c a m ch d ng tín hi u hình 5.8(b). Hình 5.8. Flip-flop D v i chuy n ti p âm B ng kích thích ð thi t k m ch tu n t chúng ta thư ng bi t vi c chuy n ti p t tr ng thái này sang m t tr ng thái khác và mu n tìm các ñi u ki n nh p c a m ch l t ñ t o ra chuy n ti p ñó. Như v y, ñ mô t ho t ñ ng c a các m ch l t l chúng ta c n m t b ng li t kê các t h p nh p c n có ñ t o ra m t thay ñ i tr ng thái yêu c u. a) B ng này ta g i là b ng kích thích m ch l t l . Trong b ng 5.2. cho ta th y ho t ñ ng c a b n lo i m ch l t l D, SR, JK và T. M i b ng g m các c t : – Q(t) – cho giá tr m ch th i ñi m t – Q(t+1) – cho giá tr m ch th i ñi m sau ñó t+1 – Các c t cho m i ngõ vào. B ng này cho th y ng v i các ngõ vào tr ng thái c a m ch b) s ñư c chuy n ti p ra sao. Có b n kh năng chuy n ti p t tr ng Hình 5.8. Bi u ñ tr ng thái và ñ th c a flip-flop D thái hi n hành Q(t) sang tr ng thái k Q(t+1). Các ñi u ki n nh p Bi u ñ tr ng thái (hình 5.8a) cho ta cái nhìn khái quát và cho m i m t chuy n ti p này xu t phát t thông tin trong b ng ñ c d hi u hơn c a vi c chuy n ñ i các tr ng thái m ch. Khi ñang tính. Ký hi u x trong b ng bi u di n m t ñi u ki n không c n tr ng thái 0 (vòng tròn có s 0), n u D=0 thì tr ng thái không ñ i (mũi tên quay tr l i chính nó); khi D=1 thì tr ng thái chuy n qua 163 164
  12. Chương V: M ch tu n t Chương V: M ch tu n t (don’t care condition) ho c tùy ch n; t c là 0 ho c 1 ñ u không nh các tín hi u nh phân t các ngõ nh p ngoài và t các ngõ ra c a hư ng. m ch l t. Ngõ ra m ch t h p ñi ra ngoài (g i là xu t ngoài) và ñi vào m ch l t. Các c ng trong m ch t h p xác ñ nh tr nh phân lưu vào M ch l t SR M ch l t D m ch l t sau m i chuy n ti p ñ ng h . ð n phiên các ngõ ra c a Q(t) Q(t+1) S R Q(t) Q(t+1) D m ch l t ñư c ñưa vào m ch t h p và xác ñ nh hành vi c a m ch. 0 0 0x 0 0 0 Hơn n a, tr ng thái k c a m ch l t cũng là hàm c a tr ng thái hi n 0 1 10 0 1 1 t i và các ngõ nh p ngoài. Như v y m ch tu n t ñư c xác ñ nh b i 1 0 01 1 0 0 các ngõ nh p ngoài, các ngõ xu t ngoài và tr ng thái nh phân c a 1 1 x0 1 1 1 m ch l t. Input M ch l t JK M ch l t T Combinational Combinational Q(t) Q(t+1) J K Output Q(t) Q(t+1) T circuit Flip-flops 0 0 0x 0 0 0 0 1 1x 0 1 1 Clock 1 0 x1 1 0 1 1 1 x0 1 1 0 Hình 5.9. Sơ ñ kh i m ch tu n t B ng 5.2 B ng kích thích c a b n m ch l tl Qui trình thi t k m ch tu n t ñư c th hi n qua các bư c sau: Lý do có ñi u ki n không c n trong b ng kích thích vì có Bư c 1: Chuy n ñ c t m ch sang lư c ñ tr ng thái hai cách l y chuy n ti p. Ví d , trong m ch l t JK, m t chuy n ti p Bư c 2: lư c ñ tr ng thái => b ng tr ng thái t tr ng thái hi n hành 0 sang tr ng thái k 0 có th nh n ñư c Bư c 3: T b ng tr ng thái vi t hàm cho các ngõ nh p c a b ng cách cho J=K=0 (không ñ i) ho c J=0, K=1 ñ xóa m ch l t Flip-flops (dù ñã xóa r i). Trong c hai trư ng h p J ph i là 0, nhưng K là 0 Bư c 4: v sơ ñ m ch trư ng h p m t và 1 trư ng h p hai. Vì chuy n ti p yêu c u xu t hi n trong c hai trư ng h p, chúng ta ghi K là x. ð hi u rõ m ch tu n t và cách thi t k nó, ta s b t ñ u b ng vi c xem xét m t ví d ñơn gi n sau 5.4. M ch tu n t . Ví d : Thi t k m ch tu n t dùng m ch l t SR. Khi ngõ nh p Sơ ñ kh i m ch tu n t ñư c minh h a có ñ ng h ñư c x=0, tr ng thái m ch l t l không thay ñ i, ngõ xu t y=0. Khi x=1, minh h a như trong hình 5.9. T sơ ñ ta th y m ch tu n t là m t dãy tr ng thái là 11,10,01,00 và l p l i còn ngõ xu t y s có giá tr k t n i các m ch l t v i m t m ch t h p khác, mà m ch t h p là 1 khi s bit tr ng thái m ch l t l b ng 1 là l , các trư ng h p này l i ñư c t o ra t các c ng cơ b n. B n thân các c ng t o thành còn l i thì b ng 0. m ch t h p, nhưng khi g p vào các m ch l p toàn b m ch ñư c Gi i: s p vào lo i m ch tu n t . Nó g m m t m ch t h p và m t s Bư c 1: m ch l t có ñ ng h . Như trong lư c ñ , kh i m ch t h p nh n 165 166
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
2=>2