intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Microprocessor System Design

Chia sẻ: Trinh Hong Kong | Ngày: | Loại File: PPT | Số trang:56

Thêm vào BST
Báo xấu
143
lượt xem 15
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Problem: đụng độ bus (bus conflict). Hai RAM sẽ xuất dữ liệu cùng lúc khi VXL thực hiện lệnh đọc bộ nhớ. Solution: dùng A19 làm bộ phân xử bus (bus arbiter), trong trường hợp này có thể gọi là bộ giải mã địa chỉ (address decoder).Khi A19 = 0, bộ nhớ thấp hơn được cho phép, bộ nhớ cao bị cấm. Tương tự khi A19 = 1.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Microprocessor System Design

  1. Microprocessor System Design BÙI QUỐC BẢO (buiquocbao@hcmut.edu.vn) University of Technology 1
  2. Outline • Address decoding • Chip select • Memory configurations University of Technology 2
  3. MEMORY INTERFACE D7 - D0 D7 - D0 A19 - A0 A19 - A0 Simplified Drawing of MEMORY 8088 Minimum Mode cs MEMR RD MEMW WR When Memory is selected? University of Technology 3
  4. Minimum Mode 2 bytes or 1MB D7 - D0 D7 - D0 A19 - A0 A19 - A0 Simplified Drawing of MEMORY 8088 Minimum Mode MEMR RD MEMW WR CS University of Technology 4
  5. What are the memory locations of a 1MB (220 bytes) Memory? A19 to AAAA AAAA AAAA AAAA AAAA A0 1111 1111 1198 7654 3210 (HEX) 9876 5432 1000 00000 0000 0000 0000 0000 0000 FFFFF 1111 1111 1111 1111 1111 Example: 34FD0 0011 0100 11111 1101 0000 University of Technology 5
  6. Interfacing a 1MB Memory to the 8088 Microprocessor AX 3F1C FFFFF 36 BX 0023 FFFFE 25 CX 0000 FFFFD 19 DX FCA1 : : A19 A19 : : : : CS XXXX 20023 13 A0 A0 SS XXXX 20022 7D DS 2000 20021 12 ES XXXX 20020 29 : : D7 D7 BP XXXX : : : : SP XXXX 10008 8A D0 D0 10007 F4 SI XXXX 10006 07 DI XXXX 10005 88 10004 42 MEMR RD IP XXXX 10003 39 10002 27 10001 98 10000 45 : : MEMW WR : : 00001 95 CS 00000 23 University of Technology 6
  7. Instead of Interfacing 1MB, what will happen if you interface a 512KB Memory? University of Technology 7
  8. What are the memory locations of a 512KB (219 bytes) Memory? A18 to AAAA AAAA AAAA AAAA AAAA A0 1111 1111 1198 7654 3210 (HEX) 9876 5432 1000 00000 0000 0000 0000 0000 0000 7FFFF 0111 1111 1111 1111 1111 University of Technology 8
  9. Interfacing a 512KB Memory to the 8088 Microprocessor AX 3F1C BX 0023 CX 0000 What do we do with A19? A19 DX FCA1 A18 A18 7FFFF 36 : : 7FFFE 25 CS XXXX A0 A0 7FFFD 19 SS XXXX : : DS 2000 D7 D7 : : ES XXXX : : 20023 13 D0 D0 20022 7D BP XXXX 20021 12 SP XXXX MEMR RD 20020 29 : : SI XXXX MEMW WR : : DI XXXX 00001 95 CS 00000 23 IP XXXX University of Technology 9
  10. What if you want to read physical address A0023? AX 3F1C BX 0023 CX 0000 A19 DX FCA1 A18 A18 7FFFF 36 : : 7FFFE 25 CS XXXX A0 A0 7FFFD 19 SS XXXX : : DS A000 D7 D7 : : ES XXXX : : 20023 13 D0 D0 20022 7D BP XXXX 20021 12 SP XXXX MEMR RD 20020 29 : : SI XXXX MEMW WR : : DI XXXX 00001 95 CS 00000 23 IP XXXX University of Technology 10
  11. What if you want to read physical address A0023? A19 to AAAA AAAA AAAA AAAA AAAA A0 1111 1111 1198 7654 3210 (HEX) 9876 5432 1000 A0023 1010 0000 0000 0010 0011 A19 is not connected to the memory so even if the 8088 microprocessor outputs a logic “1”, the memory cannot “see” this. University of Technology 11
  12. What if you want to read physical address 20023? A18 to AAAA AAAA AAAA AAAA AAAA A0 1111 1111 1198 7654 3210 (HEX) 9876 5432 1000 20023 0010 0000 0000 0010 0011 For memory it is the same as previous one. University of Technology 12
  13. Interfacing two 512KB Memory to the 8088 Microprocessor AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX 7FFFF 12 DI XXXX A18 7FFFE 98 : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97 University of Technology 13
  14. Interfacing two 512KB Memory to the 8088 Microprocessor • Problem: đụng độ bus (bus conflict). Hai RAM sẽ xuất dữ liệu cùng lúc khi VXL thực hiện lệnh đọc bộ nhớ • Solution: dùng A19 làm bộ phân xử bus (bus arbiter), trong trường hợp này có thể gọi là bộ giải mã địa chỉ (address decoder). • Khi A19 = 0, bộ nhớ thấp hơn được cho phép, bộ nhớ cao bị cấm. Tương tự khi A19 = 1. University of Technology 14
  15. Interfacing two 512KB Memory to the 8088 Microprocessor AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX 7FFFF 12 DI XXXX A18 7FFFE 98 : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97 University of Technology 15
  16. What are the memory locations of two consecutive 512KB (219 bytes) Memory? A19 to AAAA AAAA AAAA AAAA AAAA A0 1111 1111 1198 7654 3210 (HEX) 9876 5432 1000 00000 0000 0000 0000 0000 0000 7FFFF 0111 1111 1111 1111 1111 80000 1000 0000 0000 0000 0000 FFFFF 1111 1111 1111 1111 1111 University of Technology 16
  17. Interfacing two 512KB Memory to the 8088 Microprocessor AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : When the µP outputs MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX an address between SI XXXX 80000 to FFFFF, this 00000 7FFFF, 7FFFF 12 DI XXXX A18 7FFFE 98 memory is selected : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97 University of Technology 17
  18. Interfacing two 512KB Memory to the 8088 Microprocessor AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX 7FFFF 12 DI XXXX A18 7FFFE 98 : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97 University of Technology 18
  19. Interfacing two 512KB Memory to the 8088 Microprocessor AX 3F1C A19 A19 7FFFF 36 BX 0023 A18 A18 A18 7FFFE 25 CX 0000 : : : 7FFFD 19 DX FCA1 A0 A0 A0 : : 20023 13 D7 D7 D7 CS XXXX 20022 7D : : : SS XXXX 20021 12 D0 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD RD : : MEMW WR WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX 7FFFF 12 DI XXXX A18 7FFFE 98 : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97 University of Technology 19
  20. What if we remove the lower memory? AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX 7FFFF 12 DI XXXX A18 7FFFE 98 : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97 University of Technology 20
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
2=>2