intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE

Phương pháp nâng cao hệ số nén tín hiệu đồng pha của bộ khuếch đại đo lường

Chia sẻ: Phó Cửu Vân | Ngày: | Loại File: PDF | Số trang:5

13
lượt xem
3
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài viết "Phương pháp nâng cao hệ số nén tín hiệu đồng pha của bộ khuếch đại đo lường" trình bày các phương pháp mạch khác nhau để nâng cao hệ số nén tín hiệu đồng pha của mạch khuếch đại đo lường, góp phần nâng cao độ phân giải của bộ khuếch đại đồng bộ, giảm sai số hệ thống gây ra bởi nhiễu đồng pha. Trong đó, phương pháp chế tạo nguồn nuôi chuyên dụng (nguồn bám) sử dụng mạch khuếch đại lặp điện áp được phân tích, mô phỏng, chế tạo và nghiên cứu thực nghiệm. Mời các bạn cùng tham khảo!

Chủ đề:
Lưu

Nội dung Text: Phương pháp nâng cao hệ số nén tín hiệu đồng pha của bộ khuếch đại đo lường

  1. Hội nghị Quốc gia lần thứ 26 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2023) Phương Pháp Nâng Cao Hệ Số Nén Tín Hiệu Đồng Pha Của Bộ Khuếch Đại Đo Lường Bùi Đức Biên Viện Công nghệ/Tổng cục CNPQ Email: bienbd.mcit@gmail.com Abstract- Trong bài báo này, tác giả trình bày các phương II. MÔ HÌNH TOÁN HỌC BỘ KHUẾCH ĐẠI pháp mạch khác nhau để nâng cao hệ số nén tín hiệu ĐỒNG BỘ VÀ KHUẾCH ĐẠI ĐO LƯỜNG đồng pha của mạch khuếch đại đo lường, góp phần nâng cao độ phân giải của bộ khuếch đại đồng bộ, giảm sai số Trong phần này, chúng tôi trình bày phương trình đo hệ thống gây ra bởi nhiễu đồng pha. Trong đó, phương của bộ KĐĐB và mạch KĐĐL. Sơ đồ cấu tạo và biểu pháp chế tạo nguồn nuôi chuyên dụng (nguồn bám) sử đồ véc tơ xác định hiệu điện áp của một bộ KĐĐB cơ dụng mạch khuếch đại lặp điện áp được phân tích, mô bản được thể hiện ở hình 1 [1-4]. Trong đó v0(t) và vx(t) phỏng, chế tạo và nghiên cứu thực nghiệm. Với việc sử là các điện áp so sánh, vref(t) là điện áp tham chiếu, ΔV dụng nguồn bám, hệ số nén tín hiệu đồng pha của mạch là giá trị điện áp ở đầu ra của bộ KĐĐB. khuếch đại đo lường đã được nâng lên đáng kể. vx(t) Keywords- Khuếch đại đo lường, khuếch đại đồng bộ, ΔV tín hiệu vi sai, tín hiệu đồng pha, hệ số nén tín hiệu đồng v0(t) KĐĐL TSĐB φ pha, tách sóng đồng bộ. vref(t) V0 ΔV I. GIỚI THIỆU Hình 1. Sơ đồ cấu tạo và biểu đồ véc tơ đo của một bộ KĐĐB cơ bản, sử dụng KĐĐL và bộ tách sóng đồng bộ (TSĐB) Khi cần đo giá trị điện áp rất nhỏ, cỡ 1µV và nhỏ hơn, vấn đề tách tín hiệu cần đo trên nền nhiễu là hết Giá trị điện áp ở đầu ra của bộ KĐĐB được xác định sức quan trọng, đặc biệt trong kiểm định, hiệu chuẩn theo công thức [4]: các thiết bị, phương tiện đo lường như bộ chia điện áp, 1 1   v  t   v0  t     2   x   0    vref  t  dt  V  v t v t  x shunt…, hoặc trong các thiết bị đo như thiết bị phát 2  CMRR   U 0  hiện rò rỉ khí ga, thiết bị định hướng, ổn định và dẫn vx  t   Vxm sin  ωt  φ x  ; (1) đường…, hoặc trong y tế như thiết bị đo thông số của hồng cầu, thiết bị đo điện tâm đồ.... Hiện nay, các bộ v0  t   V0 m sin  ωt  φ 0  ; khuếch đại đồng bộ (KĐĐB), thường gọi là Lock-In vref  t   Vrefm sin  ωt  φ ref  , Amplifier được sử dụng rộng rãi như một công cụ so sánh để xác định giá trị độ lệch điện áp xoay chiều rất với U là giá trị độ chia của bộ tách sóng đồng bộ, V; nhỏ trên nền nhiễu phức tạp trong dải tần số và biên độ V0m và Vxm là biên độ của các điện áp so sánh, V; Vrefm điện áp rộng, độ phân giải và độ chính xác của các là biên độ của điện áp tham chiếu; φ0 và φx là độ lệch phép đo tương ứng phần lớn phụ thuộc vào hệ số nén pha của các điện áp so sánh, rad; φref là độ lệch pha của tín hiệu đồng pha CMRR trong các kênh đo của bộ điện áp tham chiếu, rad; CMRR là hệ số nén tín hiệu KĐĐB, thường được thiết kế trên cơ sở mạch khuếch đồng pha. đại đo lường (KĐĐL) [1-3]. Mục tiêu của nghiên cứu Từ biểu thức (1) suy ra, hệ số CMRR thấp của mạch là tìm ra các phương pháp mạch nhằm nâng cao hệ số KĐĐL là một trong các nguồn sai số chính của bộ CMRR của mạch KĐĐL, góp phần vào nâng cao độ KĐĐB. Để phép đo hiệu điện áp đạt được độ phân giải phân giải và độ chính xác của bộ khuếch đại đo lường. cao và giảm được sai số hệ thống gây ra bởi tín hiệu Phần còn lại của bài báo được tổ chức như sau: đồng pha thì nâng cao hệ số CMRR của mạch KĐĐL phần II trình bày phương trình đo của bộ KĐĐB và là một yêu cầu quan trọng. Điện áp ở đầu ra của mạch mạch KĐĐL, phân tích nguồn gốc sai số, lựa chọn KĐĐL được xác định theo công thức [5-8]: KĐĐL. Phần III trình bày nghiên cứu lý thuyết các  V  VOUT  ADMVDM  ACMVCM  ADM  VDM  CM  (2) phương pháp mạch nhằm nâng cao hệ số nén tín hiệu  CMRR  đồng pha của phép đo hiệu điện áp sử dụng KĐĐL. Phần IV trình bày thiết kế mạch nguồn bám dành cho với VDM , VCM là điện áp vi sai và điện áp đồng pha, V; KĐĐL, các kết quả mô phỏng và nghiên cứu thực ADM , ACM là hệ số khuếch đại tín hiệu vi sai và tín hiệu nghiệm. Cuối cùng, chúng tôi kết luận bài báo trong phần V. ISBN ............ 978-604-80-8932-0 200
  2. Hội nghị Quốc gia lần thứ 26 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2023) đồng pha; CMRR= ADM ACM là hệ số nén tín hiệu Bởi vì KĐĐL1, KĐĐL2 giống nhau nên sai số gây ra bởi tín hiệu đồng pha cũng tương đồng và được loại bỏ đồng pha, dB. bởi KĐĐL3. Từ công thức 2 suy ra, nếu hệ số CMRR càng lớn, thì sai số gây ra bởi điện áp đồng pha càng nhỏ. v0(t) – Sau quá trình nghiên cứu, tác giả đề xuất sử dụng mạch KĐĐL1 – KĐĐL dạng tích hợp (Programmable-gain amplifier) GND + KĐĐL3 Δv(t) bởi vì hệ số CMRR của nó không phụ thuộc vào trở – + vx(t) kháng đầu ra của các nguồn tín hiệu so sánh, hơn nữa KĐĐL2 GND sự phụ thuộc của hệ số CMRR vào các điện trở nội của GND + chúng đã được giảm thiểu về mặt công nghệ. Sau khi Hình 3. Sơ đồ mạch đo hiệu điện áp bằng ba KĐĐL tham khảo thông số kỹ thuật của các KĐĐL khác nhau, Khi đó, điện áp ở đầu ra của KĐĐL3 được xác định tác giả đề xuất sử dụng PGA207 của hãng Texas theo công thức [11]: Instruments để tiến hành nghiên cứu, mô phỏng và thử  VCM  nghiệm mạch đo hiệu điện áp trong dải tần số đến 100 V  ADM ADM3  2VDM   (4) kHz. Sự phụ thuộc của hệ số nén tín hiệu đồng pha của  CMRR  CMRR KĐĐL3  PGA207 vào tần số được mô phỏng là một hệ quán tính với ADM ,CMRR là hệ số khuếch đại tín hiệu vi sai và bậc nhất, với tần số cắt fC = 3,5 kHz và giá trị CMRR tại tần số f = 0 Hz bằng 100 dB (với ADM = 10) và 92 hệ số nén tín hiệu đồng pha của KĐĐL1 và KĐĐL2, dB (với ADM = 1) [9], được biểu diễn ở hình 2. ADM3 ,CMRR KĐĐL3 là hệ số khuếch đại tín hiệu vi sai và hệ số nén tín hiệu đồng pha của KĐĐL3, VDM  Vx  V0 là tín hiệu điện áp vi sai, V, VCM  (Vx  V0 ) / 2 là tín hiệu điện áp đồng pha, V. So sánh với công thức (2) ta thấy, hệ số nén tín hiệu đồng pha của sơ đồ đo hiệu điện áp trên đã tăng lên CMRRKĐĐL3 lần so với mạch đo cấu tạo từ một bộ khuếch đại đo lường. Tuy nhiên, nhược điểm của phương pháp này là yêu cầu cao về mức độ tương đồng về thông số kỹ thuật giữa hai mạch khuếch đại đo lường ở tầng đệm là KĐĐL1 và KĐĐL2 mà trong thực tế khó đạt được. Hình 2. Hệ số nén tín hiệu đồng pha của PGA207 Sơ đồ mạch đo hiệu điện áp có mạch bù sai số Ngoài các ưu điểm nêu trên, PGA207 còn có hệ số Để nâng cao hệ số nén tín hiệu đồng pha của phép đo khuếch đại điện áp được thiết lập bằng các tín hiệu hiệu điện áp sử dụng KĐĐL, chúng ta cũng có thể áp dạng số, vì vậy độ chính xác và sự ổn định được tăng dụng mạch đo tích hợp mạch bù sai số, gây ra bởi tín lên, bên cạnh đó PGA207 có dòng dò rất thấp (dưới 2 hiệu đồng pha theo sơ đồ trong hình 4 [2, 11]. pA) và trở kháng đầu ra rất lớn. Tuy nhiên, PGA207 và – các KĐĐL tương tự có hệ số CMRR không cao, chỉ vx(t) KĐĐL2 khoảng 100 dB ở ADM = 10 (Hình 2). + Δv(t) GND v0(t) Ref GND III. NGHIÊN CỨU CÁC PHƯƠNG PHÁP MẠCH GND – NÂNG CAO HỆ SỐ NÉN TÍN HIỆU ĐỒNG PHA CỦA PHÉP ĐO HIỆU ĐIỆN ÁP KĐĐL1 KĐĐ + Hệ số nén tín hiệu đồng pha của mạch đo hiệu điện áp Hình 4. Sơ đồ mạch đo hiệu điện áp sử dụng KĐĐL tích hợp được xác định theo công thức: mạch bù sai số V Theo sơ đồ này, sai số gây ra bởi tín hiệu đồng pha CMRR, dB  20 lg CM (3) V được xác định và lấy ngược dấu bằng KĐĐL1 và mạch với VCM là điện áp đồng pha ở đầu vào của mạch đo, V; khuếch đại đảo (KĐĐ), giá trị sai số này sau đó được ΔV là điện áp ở đầu ra của mạch đo, V. hiệu chính vào giá trị đo ở đầu ra của KĐĐL2 bằng Sơ đồ mạch đo hiệu điện áp trên ba bộ KĐĐL cách đưa tín hiệu hiệu chính vào chân tín hiệu thtam Để nâng cao hệ số nén tín hiệu đồng pha của phép đo chiếu ref. Khi đó, điện áp ở đầu ra của KĐĐL2 trong hiệu điện áp, sử dụng mạch KĐĐL, chúng ta có thể áp trường hợp hệ số khuếch đại tín hiệu vi sai của KĐĐL1 dụng sơ đồ mạch kết nối theo hình 3 [10, 11]. Theo đó và KĐĐL2 bằng nhau được tính theo công thức: sơ đồ mạch đo này được cấu tạo từ ba bộ khuếch đại đo  V  V0 AKĐĐ  lường, trong đó KĐĐL1 và KĐĐL2 giống nhau, các V  ADM  VDM  CM  (5) điện áp ở đầu ra được đưa đến các cực đo của KĐĐL3.  CMRR  ISBN ............ 978-604-80-8932-0 201
  3. Hội nghị Quốc gia lần thứ 26 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2023) với ADM ,CMRR là hệ số khuếch đại tín hiệu vi sai và với V0 , Vx là các điện áp so sánh, V; AKĐL là hệ số hệ số nén tín hiệu đồng pha của KĐĐL1 và KĐĐL2; truyền của bộ khuếch đại lặp điện áp. AKĐĐ là hệ số khuếch đại của mạch KĐĐ. Điện áp ở đầu ra của KĐĐL so với GNDf có dạng: Nếu so sánh hai tín hiệu điện áp giống nhau thì tỉ lệ  V  V0 AKĐL  V  ADM  VDM  CM  (9) giữa điện áp ở đầu ra của KĐĐL2 và điện áp đồng pha  CMRR  ở đầu vào xác định theo công thức: Nếu so sánh hai tín hiệu điện áp giống nhau thì tỉ lệ VCM CMRR giữa điện áp ở đầu ra của KĐĐL và điện áp đồng pha ở  (6) V  ADM 1  AKĐĐ  đầu vào xác định theo công thức: Từ công thức (6) và (3) ta có, hệ số nén tín hiệu đồng VCM CMRR  (10) pha của sơ đồ mạch đo trên tỉ lệ thuận với độ chính xác V  ADM 1  AKĐL  của hệ số truyền của bộ khuếch đại đảo. Cụ thể, khi Từ công thức (10) và (3) ta có, hệ số nén tín hiệu đồng Vxcos(ωt) = V0cos(ωt), mô-đun điện áp ở đầu ra của pha của sơ đồ mạch đo trên tỉ lệ thuận với độ chính xác KĐĐL2 được tính theo công thức: của hệ số truyền của bộ khuếch đại lặp điện áp. 1  2 AKĐĐ cos φ KĐĐ  AKĐĐ 2 Cụ thể, khi Vxcos(ωt) = V0cos(ωt), mô-đun điện áp ở V  V0 2 (7) CMRR 2 đầu ra của KĐĐL được tính theo công thức: Kết quả tính toán điện áp ở đầu ra của mạch đo theo 1  2 AKĐL cos φ KĐL  AKĐL 2 công thức (7) và hệ số nén tín hiệu đồng pha tương ứng V  V0 2 (11) CMRR 2 theo công thức (3) khi Vxcos(ωt) = V0cos(ωt) với biên Biểu đồ phụ thuộc điện áp ở đầu ra của PGA207, mắc độ điện áp bằng 10V chứng minh rằng, hệ số nén tín theo sơ đồ hình 5 vào các giá trị của mô-đun hệ số hiệu đồng pha của mạch đo trên có thể lên tới 200 dB ở truyền của bộ khuếch đại lặp điện áp, được tính theo tần số f ≤ 1 kHz và 174 dB ở tần số f ≤ 100 kHz với công thức (11) trong trường hợp Vxcos(ωt) = V0cos(ωt) AKĐĐ=0,99999, φKĐĐ =180°. Trong trường hợp AKĐĐ=1, với biên độ điện áp bằng 10 V và độ lệch pha φKĐL = 0 hệ số nén tín hiệu đồng pha của mạch đo lần lượt bằng được xây dựng và biểu diễn ở hình 6. 214 dB và 186 dB ở tần số f ≤1 kHz và 100 kHz, với φKĐĐ=179,9999°. Nhược điểm của phương pháp trên là yêu cầu cao về sự tương đồng giữa các mạch KĐĐL, ngoài ra hệ số khuếch đại của mạch KĐĐ phải có độ chính xác cực cao, cả về mô-đun lẫn độ lệch pha. Sơ đồ mạch đo hiệu điện áp có mạch nguồn bám Hệ số nén tín hiệu đồng pha của mạch đo hiệu điện áp, sử dụng KĐĐL có thể được nâng cao bằng cách tạo ra sự thay đổi đồng bộ của điện áp nguồn nuôi với tín hiệu điện áp đồng pha ở các đầu đo [12]. GNDf Hình 6. Giá trị điện áp ở đầu ra của PGA207 + Ef v0(t) Từ hình 6 nhận thấy, với mô-đun hệ số truyền của bộ – Т KĐL KĐĐL Δv(t)/2 lặp điện áp là 0,99999 thì giá trị điện áp ở đầu ra của GND + PGA207 là 1 nV, tương ứng với hệ số nén tín hiệu vx(t) – Ef – Δv(t)/2 đồng pha bằng 200 dB tại tần số f ≤ 1 kHz và 30 nV, tương ứng với hệ số bằng 170 dB tại tần số f ≤ 100 kHz GND GNDf tính theo công thức (3). Hình 5. Sơ đồ mạch đo hiệu điện áp bằng KĐĐL và KĐL Hình 5 biểu diễn sơ đồ mạch đo hiệu điện áp bằng IV. KẾT QUẢ MÔ PHỎNG VÀ THỰC NGHIỆM KĐĐL áp dụng nguyên lý nêu trên, sử dụng bộ khuếch Trong phần này, tác giả trình bày sơ đồ mô hình mạch đại lặp điện áp (KĐL) để truyền tín hiệu điện áp đồng nguồn bám dành cho KĐĐL và các kết quả nhận được pha ở đầu đo vào mạch nguồn của KĐĐL [14]. Phương khi mô phỏng và thực nghiệm. pháp này đã loại bỏ được nhược điểm của các phương Sơ đồ mô hình mạch nguồn bám dành cho KĐĐL, án mạch bên trên. được thiết kế theo nguyên lý biểu diễn ở hình 5 được Theo sơ đồ ở hình 5, điện áp ở các đầu đo của KĐĐL biểu diễn ở hình 7. có dạng: Bộ khuếch đại lặp điện áp được thiết kế trên cơ sở V  V0  V0 AKĐL khuếch đại thuật toán DA1 (OP285) và tầng đệm bao (8) gồm các bóng bán dẫn VT1-VT4 (BD139, BD140). V+  Vx  V0 AKĐL ISBN ............ 978-604-80-8932-0 202
  4. Hội nghị Quốc gia lần thứ 26 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2023) + Đáp tuyến tần số của sơ đồ mạch nguồn trên nhận được 35V – R5 R8 C1 R12 khi tiến hành mô phỏng trong phần mềm NI Multisim R3 VT1 được biểu diễn ở hình 9. R10 VT3 Thay các giá trị mô-đun |AKĐL| và độ lệch pha φKĐL của VD1 +Ef hệ số truyền của mạch nguồn bám nhận được khi mô DA1 R6 VD3 GNDf phỏng vào công thức (11), với Vxcos(ωt) = V0cos(ωt) R1 + OUT và biên độ điện áp bằng 10 V, chúng ta nhận được giá v0(t) R13 VD2 -Ef trị điện áp ở đầu ra của mạch đo hiệu điện áp, sử dụng R11 PGA207 và hệ số CMRR tương ứng, biểu diễn ở hình +V VT4 – R4 10 (đường màu đen). -V VT2 R2 + C2 35V – R7 R9 R14 Hình 7. Sơ đồ mô hình mạch nguồn bám dành cho KĐĐL Để tín hiệu điện áp xoay chiều được truyền tới các đầu ra ±Ef và GNDf, các mạch lặp Emitter (VT3, VT4) được sử dụng với dòng điện ở các cực base của VT3, VT4 được cấp bởi các nguồn ổn dòng trên VT1 và VT2. Thành phần điện áp một chiều của ±Ef được cấp bởi các điốt ổn áp VD1, VD2 (BZX55C6V2), VD3 (BZX55C5V6) và điện trở R13. Như vậy, với việc sử dụng bộ khuếch đại lặp điện áp Hình 10. Điện áp ở đầu ra của KĐĐL PGA207 cùng tầng đệm công suất ở đầu ra, tín hiệu v0(t) được Khi so sánh với giá trị hệ số nén tín hiệu đồng pha ban truyền tới cả ba cổng ra của mạch nguồn bám. đầu của PGA207 (đường màu đỏ), ta thấy với việc sử dụng mạch nguồn bám, hệ số nén tín hiệu đồng pha của mạch đo hiệu điện áp đã được nâng cao đáng kể. Hình 8. Minh họa tín hiệu điện áp tại hai cổng ±Ef Tín hiệu điện áp tại hai cổng “+Ef” và “-Ef” của mô hình mạch nguồn bám được minh họa ở hình 8. Chúng ta có thể thấy rõ ở các cực “+Ef” và “-Ef” ngoài thành phần điện áp xoay chiều lặp lại tín hiệu điện ở đầu vào, còn có thành phần điện áp một chiều, có giá trị Hình 11. Mạch đo hiệu điện áp với mạch nguồn bám bằng ±5,6V đóng vai trò là nguồn nuôi cho KĐĐL. Trên cơ sở kết quả phân tích lý thuyết và mô phỏng, mạch đo hiệu điện áp sử dụng PGA207 với mạch nguồn bám được thiết kế dưới dạng mạch in, được biểu diễn ở hình 11. Hệ số nén tín hiệu đồng pha của mạch đo hiệu điện áp trên được xác định theo sơ đồ thực nghiệm, biểu diễn ở hình 12. Trong sơ đồ ở hình 12, bộ chia điện áp chuẩn DI-3m được sử dụng để điện áp tham chiếu vref(t) có biên độ phù hợp với dải điện áp làm việc của SR830. v0(t) Fluke CH0 ch đo Δv(t) vx(t) 5520A h uđ n p ΔV SR830 Out 2 vref(t) DI-3m Hình 12. Sơ đồ đo xác định hệ số nén tín hiệu đồng pha của Hình 9. Đáp tuyến tần số của mạch nguồn bám mạch đo hiệu điện áp với mạch nguồn bám ISBN ............ 978-604-80-8932-0 203
  5. Hội nghị Quốc gia lần thứ 26 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2023) Quá trình xác định hệ số nén tín hiệu đồng pha của Từ bảng 1 và hình 13 suy ra, với việc sử dụng mạch mạch đo hiệu điện áp được thực hiện như sau: đầu tiên nguồn bám, hệ số nén tín hiệu đồng pha của mạch đo hệ số khuếch đại điện áp của KĐĐL PGA207 được hiệu điện áp, sử dụng khuếch đại đo lường đã được thiết lập bằng 10, hệ số truyền của biến áp cách ly bằng nâng lên tới giá trị khoảng 100 – 180 dB trong dải tần 2. Sau đó, cấp tín hiệu điện áp xoay chiều dạng sóng số tới 100 kHz. sin từ nguồn chuẩn đo lường Fluke 5520A với các biên độ lần lượt là 1√2 V, 5√2 V, 10√2 V ở các tần số lần V. KẾT LUẬN lượt là 20, 40, 80, 400 Hz và 1, 10, 20, 40, 80, 100 kHz Trong bài báo này, các phương pháp mạch khác nhau cùng lúc tới hai đầu đo của mạch đo hiệu điện áp được, để nâng cao hệ số nén tín hiệu đồng pha của mạch các điện áp này chính là các điện áp đồng pha ở đầu khuếch đại đo lường đã được giới thiệu và phân tích. vào VCM của mạch đo hiệu điện áp. Tiếp theo, tiến hành Trong đó, phương pháp chế tạo mạch nguồn bám sử xác định giá trị điện áp ở đầu ra ΔV của mạch đo bằng dụng mạch khuếch đại lặp điện áp được đề xuất. Với cách sử dụng bộ khuếch đại đồng bộ Stanford Research việc sử dụng nguồn bám, hệ số nén tín hiệu đồng pha SR830 với độ phân giải 2 nV tại mỗi giá trị điện áp và của mạch khuếch đại đo lường đã được nâng lên đáng tần số thiết lập được thiết lập. Cuối cùng, tiến hành xác kể. Hướng phát triển tiếp theo của nghiên cứu là tập định hệ số nén tín hiệu đồng pha của mạch đo hiệu điện trung vào nâng cao độ chính xác của hệ số truyền của áp theo công thức: mạch khuếch đại lặp điện áp nói riêng, nghiên cứu cải V  A  A  tiến kiến trúc của bộ khuếch đại đồng bộ nói chung để CMRR, dB  20  lg  CM DM T  (12) tiếp tục làm giảm sự ảnh hưởng của nhiễu đồng pha lên  V  kết quả đo tín hiệu điện áp vi sai. với VCM là giá trị điện áp đồng pha ở đầu vào, V; ADM là hệ số khuếch đại điện áp của PGA207, bằng 10; AT TÀI LIỆU THAM KHẢO là hệ số truyền của biến áp cách ly, bằng 2. [1] L. Callegaro, V. D’Elia, “Guarded vector volmeter for AC Kết quả thực nghiệm được ghi trong bảng 1. ratio standard calibration”, IEEE Trans. Instrum. Meas, vol. Bảng 1 – Kết quả xác định hệ số nén tín hiệu đồng pha 51, pp. 632-635, 2002. của mạch đo hiệu điện áp với mạch nguồn bám. [2] Э.И. Цимбалист, А.Н. Мержа, М.С. Ройтман, “Дифференциальные указатели напряжений переменного Hệ số nén tín hiệu đồng pha, dB тока”, Измерение, контроль, автоматизация, № 1-2, с. 11- f, kHz VCM=1√2 V VCM=5√2 V VCM=10√2 V 23, 1994. 0,02 179,17 183,50 182,44 [3] H. Sutcliffe, “Lock-in amplifier: Principles and Application”, 0,04 175,92 180,93 179,79 IEE Proc. G Electron. Circuits Syst, 1984. 0,08 174,66 178,86 178,42 [4] E. Ghaderi, B. Bahreyni, “Synchronous demodulation low 0,4 165,19 162,51 165,64 noise measurements”, IEEE Instrum.Meas.Mag, vol. 24, pp. 1 156,22 157,48 157,85 72-78, 2021. 10 134,35 135,26 133,77 [5] Baranov P., Borikov V., Ivanova V., Bien B.D., Uchaikin S., 20 124,92 125,74 123,41 Liu C.Y, « Lock-in amplifier with a high common-mode rejection ratio in the range of 0.02 to 100 kHz », ACTA 40 113,67 114,38 111,81 IMEKO, vol. 8, no. 1, pp. 103-110, 2019. 80 101,58 102,08 99,88 [6] C. Kitchin, L. Counts, “A designer’s guide to instrumentation 100 97,49 97,79 95,36 amplifiers, the 2nd edition”, Analog Devices, Inc., 108 p, 2014. Với trường hợp giá trị điện áp đồng pha VCM = 10√2 V, [7] А. Авербух, “Инструментальные усилители”, hệ số nén tín hiệu đồng pha của KĐĐL PGA207 trong Схемотехника, № 2, с. 16-20, 2005. trường hợp sử dụng mạch nguồn tiêu chuẩn ±15V và [8] N. Albaygh, “The instrumentation amplifier handbook. Including Applications”, Burr-Brown Corporation, 116 p, mạch nguồn bám được đo lặp lại 05 lần tại mỗi giá trị 2012. tần số, kết quả giá trị trung bình tại mỗi điểm đo được [9] Texas Instruments, Inc., “PGA207 high-speed programmable biểu diễn tại hình 13. gain instrumentation amplifier. Data sheet”15 p, 2013. [10] M. Gerstenhaber, C. Tran, “Composite instrumentation amp extends CMRR frequency rang 10x”, Electronic Design, no. 520, pp. 65-66, 2002. [11] P. Baranov ,I. Zatonov,B.D. Bien, “Dual phase lock-in amplifier with photovoltaic modules and quasi-invariant commode-mode signal”, Electronics, vol. 11, no. 9, 14 p, 2022. [12] В.С. Гутников, “Интегральная электроника в измерительных устройствах”, Л.: Энергия. Ленингр. отд- ние, 248 с., 1980. [13] P. Baranov, E. Tsimbalist, V. Borikov, J. Pisarenko, “Increasing common-mode rejection ratio based on the voltage follower”, SIBCON, pp. 1-3, May 2016. [14] B.D. Bui, “Decrease uncertainty of measuring small Hình 13. Hệ số nén tín hiệu đồng pha của PGA207 với differential signal against large common-mode signal”, nguồn tiêu chuẩn (màu đỏ) và với nguồn bám (màu đen) MATEC Web of Conferences, vol. 102, article 01006, 2017. ISBN ............ 978-604-80-8932-0 204
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2