intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE

Thiết kế phần cứng bộ tạo nhiễu gauss tương quan, ứng dụng trong hệ thống kiểm tra và đánh giá chất lượng các bộ phát hiện ra đa

Chia sẻ: Thep Thep | Ngày: | Loại File: PDF | Số trang:13

71
lượt xem
3
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài báo này phân tích mô hình nhiễu Gauss tương quan chủ yếu được ứng dụng trong việc mô hình hóa hệ thống ra đa có độ phân giải thấp dưới sự tác động của nhiễu đất và nhiễu biển (nhiễu bề mặt). Từ việc phân tích ảnh hưởng của nhiễu dưới các điều kiện môi trường, chúng tôi thấy rằng ảnh hưởng của sự tương quan trong nhiễu đến chất lượng các bộ phát hiện là đáng kể. Từ đó, bài báo đề xuất phương án thiết kế một bộ tạo nhiễu Gauss tương quan sử dụng công nghệ FPGA, ứng dụng trong hệ thống kiểm tra và đánh giá chất lượng các bộ phát hiện trong ra đa, đặc biệt là ra đa có độ phân giải thấp.

Chủ đề:
Lưu

Nội dung Text: Thiết kế phần cứng bộ tạo nhiễu gauss tương quan, ứng dụng trong hệ thống kiểm tra và đánh giá chất lượng các bộ phát hiện ra đa

Nghiên cứu khoa học công nghệ<br /> <br /> THIẾT KẾ PHẦN CỨNG BỘ TẠO NHIỄU GAUSS TƯƠNG QUAN,<br /> ỨNG DỤNG TRONG HỆ THỐNG KIỂM TRA VÀ ĐÁNH GIÁ CHẤT<br /> LƯỢNG CÁC BỘ PHÁT HIỆN RA ĐA<br /> Phạm Văn Hùng1*, Phạm Văn Toàn1, Nguyễn Đức Minh2, Nguyễn Trọng Lực3<br /> Tóm tắt: Bài báo này phân tích mô hình nhiễu Gauss tương quan chủ yếu được<br /> ứng dụng trong việc mô hình hóa hệ thống ra đa có độ phân giải thấp dưới sự tác<br /> động của nhiễu đất và nhiễu biển (nhiễu bề mặt). Từ việc phân tích ảnh hưởng của<br /> nhiễu dưới các điều kiện môi trường, chúng tôi thấy rằng ảnh hưởng của sự tương<br /> quan trong nhiễu đến chất lượng các bộ phát hiện là đáng kể. Từ đó, bài báo đề<br /> xuất phương án thiết kế một bộ tạo nhiễu Gauss tương quan sử dụng công nghệ<br /> FPGA, ứng dụng trong hệ thống kiểm tra và đánh giá chất lượng các bộ phát hiện<br /> trong ra đa, đặc biệt là ra đa có độ phân giải thấp. Kết quả đầu ra bộ tạo nhiễu<br /> được so sánh với lý thuyết cho thấy sự phù hợp cả về mặt thống kê biên độ, tương<br /> quan nhiễu và có chất lượng tốt hơn khi so sánh với một số bộ tạo nhiễu dựa trên<br /> phần cứng khác.<br /> Từ khóa: Ra đa; Bộ phát hiện; Nhiễu ra đa; Tương quan; FPGA.<br /> <br /> 1. ĐẶT VẤN ĐỀ<br /> Các mô hình toán học của nhiễu, đặc biệt là nhiễu nền và nhiễu biển được sử dụng<br /> trong hầu hết các quá trình phát triển hệ thống ra đa. Các nghiên cứu chỉ ra rằng: Mô hình<br /> nhiễu Gauss là phù hợp hơn khi mô hình hóa tạp nhiệt, nhiễu đất và nhiễu biển đối với các<br /> đài ra có độ phân giải thấp [2, 8, 22], trong khi đó đối với các đài ra đa có độ phân giải<br /> cao, sử dụng nén xung và có góc chiếu xạ nhỏ (đối với ra đa biển) thì nhiễu Gauss không<br /> còn phù hợp, khi đó các mô hình nhiễu không Gauss: mô hình nhiễu LogNormal, mô hình<br /> nhiễu Weibull, mô hình nhiễu K [7, 18, 22], và các mô hình nhiễu có sự kết hợp của nhiều<br /> phân bố như trong [3, 16].<br /> Các đài ra đa có độ phân giải thấp tuy có hạn chế về mặt phân biệt cự ly, nhưng nó<br /> vẫn có những thuận lợi nhất định như giá thành không quá cao mà vẫn đáp ứng được yêu<br /> cầu trong nhiều nhiệm vụ như các đài ra đa thời tiết, các đài ra đa cảnh giới biển, ra đa<br /> hàng hải,...<br /> Đánh giá chất lượng các bộ phát hiện luôn là một phần quan trọng trong thiết kế và<br /> phát triển các hệ thống ra đa [24], từ đó các ra đa thành phẩm có được chất lượng theo một<br /> tiêu chuẩn định sẵn (tiêu chuẩn chống nhiễu là một ví dụ). Việc tạo ra một hệ thống có<br /> chất lượng như vậy chỉ có thể đạt được bằng các thử nghiệm dựa trên một số các điều kiện<br /> mô phỏng chặt chẽ như chế độ hoạt động, các tham số tín hiệu, tham số mục tiêu và các<br /> điều kiện nhiễu [14]. Việc mô hình hóa hệ thống phải được thực hiện: trước tiên, trên các<br /> máy tính có cấu hình mạnh với sự giúp đỡ của các công cụ phần mềm toán học chuyên<br /> dụng nhằm đánh giá về mặt lý thuyết toàn bộ thiết kế hệ thống nói chung và cấu trúc các<br /> bộ phát hiện nói riêng; sau đó, toàn bộ hệ thống sẽ được kiểm tra đánh giá tiếp tục với các<br /> điều kiện tín hiệu và nhiễu thực tế trước khi đưa vào sử dụng hoặc thương mại hóa sản<br /> phẩm. Do đó, việc nghiên cứu các bộ tạo nhiễu nói chung và nhiễu tương quan nói riêng<br /> vẫn luôn nhận được sự quan tâm của nhiều nhà nghiên cứu [5, 17, 22].<br /> Mục đích của bài báo này là đề xuất một bộ tạo nhiễu Gauss tương quan có khả năng<br /> ứng dụng trong quá trình đánh giá chất lượng các bộ phát hiện trong các đài ra đa có độ<br /> phân giải thấp, đồng thời nó cũng là cơ sở cho quá trình nghiên cứu và phát triển các bộ<br /> tạo nhiễu không Gauss tương quan – mô hình tổng quát nhất cho nhiễu ra đa [25, 26]. Bố<br /> cục của bài báo như sau: mục 2 trình bày mô hình nhiễu Gauss tương quan trong ra đa và<br /> <br /> <br /> Tạp chí Nghiên cứu KH&CN quân sự, Số 65, 02 - 2020 73<br /> Kỹ thuật điều khiển & Điện tử<br /> <br /> phương pháp mô phỏng nhiễu; mục 3 trình bày thiết kế phần cứng đề xuất cùng với các cơ<br /> sở xây dựng bộ tạo nhiễu Gauss tương quan trên cơ sở công nghệ FPGA, bao gồm: các bộ<br /> tạo nhiễu phân bố đều, nhiễu phân bố Gauss, tương quan nhiễu dạng mũ; mục 4 là một số<br /> kết quả mô phỏng và thảo luận; cuối cùng, mục 5 là các kết luận và hướng phát triển.<br /> 2. MÔ HÌNH VÀ MÔ PHỎNG NHIỄU GAUSS TƯƠNG QUAN<br /> 2.1. Mô hình nhiễu Gauss<br /> Ra đa sau khi phát xạ vào không gian, các tín hiệu phản xạ nhận được ở đầu vào máy<br /> thu bao gồm các tín hiệu có ích và nhiễu. Nhiễu là các tín hiệu không mong muốn, được<br /> phân loại gồm nhiễu bề mặt và nhiễu khối (thể tích). Nhiễu bề mặt là các phản xạ từ đất,<br /> cây cối, bề mặt địa hình hoặc bề mặt biển. Nhiễu khối là các phản xạ từ một số lượng lớn<br /> các vật thể gần nhau tạo thành một vùng có thể tích lớn như mây, mưa, đàn chim... Nhiễu<br /> bề mặt thay đổi tương ứng khi các vùng mà nó phản xạ về thay đổi, trong khi nhiễu khối<br /> có thể dự đoán được dựa vào các thuộc tính của vùng phản xạ.<br /> Nhiễu là ngẫu nhiên và các đặc tính có dạng giống như tạp nhiệt bởi các tán xạ độc lập<br /> cả về pha và biên độ [1, 20]. Với các ra đa xung có độ phân giải thấp, tín hiệu phản xạ về<br /> từ một vùng diện tích bề mặt được giả thiết bao gồm một số lượng lớn các tán xạ độc lập<br /> (cỡ từ mười tán xạ) và không có tán xạ nào lớn hơn các tán xạ còn lại. Các tán xạ này có<br /> diện tích phản xạ hiệu dụng  i , phân bố không gian đều có pha ngẫu nhiên  i . Khi đó<br /> cường độ tín hiệu phản xạ tổng hợp E từ các tán xạ sẽ là [22]:<br /> N<br /> E    i e  ji (1)<br /> i 1<br /> <br /> E là tín hiệu phức và các thành phần thực và ảo của nó có hàm mật độ xác suất (pdf)<br /> dạng Gauss [22]:<br /> 1  ( E 2 /2 s 2 )<br /> p ( Ex , y )  e x,y ,   Ex , y   (2)<br /> 2 s<br /> Ở đây, s là độ lệch chuẩn của Ex , y .<br /> Khi đó, hàm mật độ phân bố xác suất đường bao E có dạng [1, 2, 20, 22]:<br /> 2<br /> 2 E  Ex<br /> P( E )  e (3)<br /> x<br /> Với x  pc  2 s 2 là công suất tại chỗ trung bình của nhiễu và là tham số duy nhất của<br /> mô hình nhiễu Gauss hay thống kê biên độ Rayleigh.<br /> 2.2. Tương quan không gian<br /> Tương quan không gian của các phản xạ từ nhiễu bề mặt có quan hệ chặt chẽ với cấu<br /> trúc của bề mặt. Một sự mô tả tương quan không gian được kết hợp với nhiễu biển, đặc<br /> biệt là sóng biển được đưa ra trong [23]. Theo đó, độ dài tương quan  của bề mặt biển<br /> theo hướng cự ly được lấy là một chiều dài đặc trưng của sóng gió theo tốc độ gió W (m/s)<br /> và gia tốc trọng trường g (~9,81 m/s2), và công thức được cho bởi [5]:<br /> W 1/2<br /> <br /> 2<br /> <br /> g<br />  3cos   1<br /> 2<br /> (4)<br /> <br /> Với  là góc giữa hướng chiếu xạ và hướng gió. Độ dài tương quan  có thể<br /> được viết theo độ phân giải của ra đa R . Độ dài tương quan tương đối R , số mẫu<br /> <br /> <br /> 74 P. V. Hùng, …, N. T. Lực, “Thiết kế phần cứng … chất lượng các bộ phát hiện ra đa.”<br /> Nghiên cứu khoa học công nghệ<br /> <br /> cự ly, được cho bởi công thức [5]:<br /> <br /> R (5)<br /> R<br /> Một vài ví dụ cho R tương ứng với các trạng thái biển khác nhau được cho trong Bảng<br /> 1. Trạng thái biển được sử dụng để đặc trưng cho độ ghập ghềnh của bề mặt biển hay là độ<br /> cao của sóng biển dựa theo bảng trạng thái biển Douglas [22].<br /> Bảng 1. Độ dài tương quan không gian của nhiễu biển.<br /> Trạng Tốc độ gió, Độ dài tương Độ dài tương quan tương đối, R<br /> thái biển W (m/s) quan,  (m) R  2 R  5 R  10 R  20<br /> 1 2.5 2.0 1 0 0 0<br /> 2 4.5 6.5 3 1 0 0<br /> 3 6.0 11.5 5 2 1 1<br /> 4 8.5 23.1 11 4 2 1<br /> 5 11.0 38.8 18 8 4 2<br /> 6 14.0 62.8 30 12 6 3<br /> Rõ ràng, đối với ra đa có độ phân giải tương đối cao, R  2 , độ dài tương quan tương<br /> đối R có thể lên đến 30 khi trạng thái biển lớn. Trong khi đó, với độ phân giải thấp hơn,<br /> R giảm dần và khi độ phân giải R  30 , thuộc tính tương quan không gian có thể bỏ<br /> qua ngay cả khi ở các trạng thái biển lớn hơn.<br /> 2.3. Phương pháp mô phỏng nhiễu Gauss tương quan dạng hàm mũ<br /> Chúng ta biết rằng, tổng của hai biến ngẫu nhiên phân bố Gauss là một biến ngẫu nhiên<br /> phân bố Gauss và nếu cho một quá trình ngẫu nhiên Gauss đi qua bất kỳ phép biến đổi<br /> tuyến tính nào (lọc, tích lũy hay vi phân) thì kết quả đầu ra cũng là một quá trình Gauss,<br /> mặc dù các thuộc tính thống kê và tương quan khác nhau [22]. Do vậy, để có được một<br /> quá trình Gauss mang thuộc tính tương quan xác định trước có thể được thực hiện bằng<br /> các phép biến đổi tuyến tính khi đầu vào là quá trình Gauss độc lập.<br /> Việc xác định thuộc tính tương quan của quá trình ngẫu nhiên qua các phép biến đổi<br /> tuyến tính là khá phức tạp. Tuy nhiên, [26] chỉ ra rằng, tương quan dạng mũ là phù hợp và<br /> đơn giản nhất đối với nhiễu ra đa, đặc biệt là nhiễu biển. Do đó, mục đích của phần này là<br /> làm rõ phương pháp tạo ra nhiễu Gauss tương quan dạng mũ từ các mẫu nhiễu Gauss độc<br /> lập đầu vào. Các kết quả dưới đây dẫn ra từ [5].<br /> Cho g n là chuỗi các thể hiện của biến ngẫu nhiên phân bố chuẩn với kỳ vọng không<br /> E g n  0 , phương sai đơn vị E g n2  1 , hàm mật độ xác xuất có dạng:<br /> <br /> 1  x2 <br /> f X  gn  x   exp    (6)<br /> 2  2<br /> Cho   0 là một số thực và hệ số tương quan  được cho bởi:<br />  1<br />   exp    (7)<br />  <br /> Chuỗi số rn được xác định một cách đệ quy thông qua:<br /> <br /> <br /> <br /> Tạp chí Nghiên cứu KH&CN quân sự, Số 65, 02 - 2020 75<br /> Kỹ thuật điều khiển & Điện tử<br /> <br /> r0  g0 ; rn1   rn  1   2 g n1 (8)<br /> Hay có thể được viết bởi công thức tổng quát:<br /> n<br /> rn   n g 0  1   2  gi n i (9)<br /> i 1<br /> <br /> Tài liệu [5] đã chứng minh rằng, chuỗi số rn cũng có phân bố chuẩn với kỳ vọng không<br /> và phương sai đơn vị vì mỗi thể hiện rn là tổng của các biến ngẫu nhiên phân bố chuẩn<br /> g n . Nếu gọi m là khoảng cách giữa các mẫu của biến ngẫu nhiên rn , thì hệ số tự tương<br /> quan của chuỗi rn , c  n; m  , là độc lập với n và được cho bởi:<br /> <br />  m<br /> c  n; m   c  m    m  exp    (10)<br />   <br /> Công thức (8) và (10) cho chúng ta một phương pháp để tạo ra chuỗi các số ngẫu nhiên<br /> có phân bố Gauss và tương quan dạng hàm mũ cho trước.<br /> 3. THIẾT KẾ PHẦN CỨNG<br /> BỘ TẠO NHIỄU GAUSS TƯƠNG QUAN<br /> 3.1. Thiết kế hệ thống đề xuất<br /> Các mẫu nhiễu Gauss tương quan được tạo ra từ 3 phần tử (module) cơ bản sau, được<br /> minh họa trên hình 1:<br /> + Bộ tạo nhiễu phân bố đều<br /> + Bộ tạo nhiễu Gauss từ các mẫu phân bố đều<br /> + Tương quan nhiễu<br /> Out 1 Out 2 Out 3<br /> Bộ tạo nhiễu Bộ tạo nhiễu<br /> Tương quan Đầu<br /> phân bố đều phân bố Gauss<br /> nhiễu ra<br /> (URNG) (GRNG)<br /> <br /> <br /> <br /> <br /> Mẫu nhiễu Mẫu nhiễu Mẫu nhiễu<br /> Clock phân bố đều Gauss độc lập Gauss tương quan<br /> Hệ thống<br /> <br /> Hình 1. Sơ đồ khối bộ tạo nhiễu Gauss tương quan.<br /> Xuất phát từ bộ tạo nhiễu phân bố đều (URNG), các mẫu nhiễu tại đầu ra Out 1 là các<br /> mẫu ngẫu nhiên phân bố đều x  U  0,1 . Các mẫu x được cho qua bộ tạo nhiễu phân bố<br /> chuẩn (GRNG). Ở đây, phương pháp nghịch đảo hàm phân bố được sử dụng để tạo ra các<br /> mẫu nhiễu Gauss độc lập ở đầu ra Out 2. Cuối cùng, các mẫu nhiễu Gauss được tương<br /> quan hóa dạng mũ và cho ra các mẫu nhiễu tương quan mong muốn ở đầu ra Out 3.<br /> Ở đây, chúng tôi lựa chọn thiết kế phần cứng trên thiết bị Xillinx Virtex-4 ML402, với<br /> sự hỗ trợ của phần mềm System Generator và Matlab 2016a. Thiết kế chi tiết các module<br /> được miêu tả dưới đây.<br /> 3.2. Bộ tạo nhiễu phân bố đều<br /> Bộ tạo số ngẫu nhiên phân bố đều (URNG) là một phần tử quan trọng trong các ứng<br /> <br /> <br /> 76 P. V. Hùng, …, N. T. Lực, “Thiết kế phần cứng … chất lượng các bộ phát hiện ra đa.”<br /> Nghiên cứu khoa học công nghệ<br /> <br /> dụng chạy trên nền tảng phần cứng FPGA. Các nghiên cứu lý thuyết và thực nghiệm [4,<br /> 11] cho thấy các bộ URNG dựa trên nguyên lý của các phép đệ quy tuyến tính đơn giản,<br /> như các bộ tạo nhiễu Tausworthe và GFSR dựa trên nguyên lý đa thức có chất lượng thấp.<br /> Một phương pháp khác sử dụng các thanh ghi LFSR 32 bit để tạo ra các mẫu nhiễu phân<br /> bố đều, mặc dù tốc độ tạo nhiễu nhanh (mỗi chu kỳ clock) nhưng hạn chế của phương<br /> pháp này là các mẫu nhiễu lặp lại trong khoảng thời gian ngắn (17 giây) [9]. Thay vào đó,<br /> chúng tôi sử dụng các bộ tạo nhiễu kết hợp, điển hình là lớp các bộ tạo nhiễu Tausworthe<br /> kiểu kết hợp và phân bố đều cực đại (MEC) được giới thiệu trong [21], được kiểm nghiệm<br /> các trường hợp cụ thể trong [11] và một ứng dụng của chúng trong [9]. Nguyên lý của kiến<br /> trúc MEC được mô tả dưới đây.<br /> Mỗi Tausworthe có ba tham số k, q và s, được cài đặt trong mạch logic số theo các<br /> bước dưới đây với A, B, C là các vector nhị phân. C là vector cố định, trong khi A và B<br /> thay đổi sau mỗi vòng lặp. A và B được gieo với các giá trị cấu hình ở thời điểm bắt đầu.<br /> Giá trị cuối cùng ở bước 6 là đầu ra của bộ tạo nhiễu. Một chu kỳ mới được lặp lại với các<br /> giá trị mới của A và B.<br /> Bước 1: B  dịch A qua trái q bit<br /> Bước 2: B  A B<br /> Bước 3: B  dịch B qua phải k bit<br /> Bước 4: A  A&C<br /> Bước 5: A  dịch A qua trái s bit<br /> Bước 6: A  A B<br /> Các bộ Tausworthe MEC cho đầu ra ngẫu nhiên hơn so với các bộ Tausworthe đơn.<br /> Một bộ Tausworthe được tạo ra từ việc kết hợp nhiều kiến trúc Tausworthe với các giá trị<br /> khác nhau của C, k, q, s, các giá trị cấu hình ban đầu và áp dụng một phép XOR cho mỗi<br /> bit của ba đầu ra để đạt được một đầu ra duy nhất. Nếu sử dụng một bộ Tausworthe MEC<br /> 32 bit kết hợp 3 bộ Tausworthe đơn thì sẽ đạt được một chu kỳ lặp lại cực đại là 288 [11].<br /> Với tốc độ clock hàng chục MHz của FPGA, chu kỳ này có thể đáp ứng mọi phép thử<br /> nghiệm (hàng tỉ năm).<br /> <br /> <br /> <br /> <br /> Hình 2. Thiết kế của bộ tạo nhiễu phân bố đều Tausworthe đơn.<br /> Một số sự lựa chọn các tham số cho bộ Tausworthe MEC kết hợp từ 3 bộ Tausworthe<br /> đơn được chứng minh và đưa ra trong [11]. Ở đây, chúng tôi lựa chọn các giá trị tham số<br /> cho bộ tạo nhiễu đang xây dựng như trong bảng 2.<br /> <br /> <br /> <br /> Tạp chí Nghiên cứu KH&CN quân sự, Số 65, 02 - 2020 77<br /> Kỹ thuật điều khiển & Điện tử<br /> <br /> Bảng 2. Các tham số cho bộ tạo nhiễu phân bố đều Tausworthe MEC.<br /> k q s A C<br /> Tausworthe 1 19 13 12 0xFFFFFFFF 0xFFFFFFFE<br /> Tausworthe 2 25 2 4 0xCCCCCCCC 0xFFFFFFF8<br /> Tausworthe 3 11 3 17 0x00FF00FF 0xFFFFFFF0<br /> Thiết kế của một Tausworthe đơn có dạng như hình 2.<br /> 3.3. Bộ tạo nhiễu phân bố Gauss<br /> Các thiết kế phần cứng của các bộ tạo nhiễu Gauss chủ yếu dựa trên phương pháp<br /> Wallace [19], kiến trúc Box-Muller [9, 13] hay phương pháp nghịch đảo hàm phân bố xác<br /> suất của phân bố chuẩn [10]. Các IP core được các hãng sản xuất phần cứng (Xillinx,<br /> Altera) cung cấp sẵn có chất lượng thấp, không đảm bảo độ chính xác cần thiết và giới hạn<br /> biên của các mẫu nhiễu. Một sự so sánh giữa các IP core với các phương pháp khác được<br /> cho trong [10, 13]. Phương pháp nghịch đảo được cho là phương pháp hiện đại nhất và cho<br /> kết quả cao nhất cả về độ chính xác, sai số tuyệt đối và giới hạn biên của nhiễu. Một ưu<br /> điểm nữa của phương pháp này là nó cho phép tạo ra các mẫu nhiễu có phân bố bất kỳ.<br /> Kiến trúc của phương pháp nghịch đảo kết hợp phân đoạn thứ bậc được miêu tả dưới đây<br /> [6, 10].<br /> Hình 3 minh họa hàm phân bố tích lũy nghịch đảo của phân bố chuẩn, với x là một số<br /> ngẫu nhiên phân bố đều và y là mẫu nhiễu của phân bố chuẩn.<br /> <br /> y  F 1  x   2erf 1  2 x  1 (11)<br /> <br /> <br /> <br /> <br /> Hình 3. Hàm phân bố tích lũy nghịch đảo của phân bố Gauss.<br /> Phương pháp nghịch đảo sử dụng hàm phân bố tích lũy nghịch đảo (ICDF) để chuyển<br /> đổi các mẫu x của một biến ngẫu nhiên phân bố đều khoảng [0,1) thành các mẫu của biến<br /> ngẫu nhiên phân bố chuẩn (hoặc một phân bố bất kỳ) thông qua y  F 1  x  . Để thực<br /> hiện điều này, ta chia ICDF thành các đoạn không đều để xấp xỉ đa thức từng phần [15].<br /> Xác định mô hình phân đoạn thích hợp với mỗi hàm cho trước đóng một vai trò rất<br /> quan trọng. Chọn mô hình sai với một hàm nào đó có thể dẫn đến việc phân đoạn không<br /> hiệu quả hoặc tạo ra một số lượng lớn các đoạn không thực sự cần thiết. Việc sử dụng<br /> phương pháp phân đoạn không đều hoặc tối ưu làm giảm bộ nhớ ROM lưu trữ các đoạn và<br /> nó cũng sẽ đặc biệt hữu ích đối với các phân bố không Gauss khác.<br /> <br /> <br /> 78 P. V. Hùng, …, N. T. Lực, “Thiết kế phần cứng … chất lượng các bộ phát hiện ra đa.”<br /> Nghiên cứu khoa học công nghệ<br /> <br /> index C2 C1 C0<br /> x0 x1 x2 0<br /> Bx2<br /> Bx1<br /> 1 ROM1<br /> ...<br /> Bx0 index Bx1 offset<br /> 0 +<br /> Lựa chọn ...<br /> Bit 1 ROM0<br /> M-1<br /> ...<br /> addr BC2 BC1 BC0<br /> Λ0 P2S<br /> Bx0 Bx^ 0<br /> × +<br /> BD2 BD1<br /> s0-1<br /> y<br /> × +<br /> BD0 By<br /> <br /> Hình 4. Kiến trúc phần cứng mô hình phân đoạn tối ưu.<br /> Một ví dụ kiến trúc phần cứng của một mô hình phân đoạn tối ưu tính giá trị của một<br /> hàm số bằng phương pháp xấp xỉ đa thức theo (11) và được cho trong hình 4. Ở đây,<br /> chúng tôi lựa chọn đa thức bậc 2 với 3 tham số C0 , C1 và C2 để thực hiện việc xấp xỉ,<br /> nếu sử dụng đa thức bậc cao hơn thì kích thước bộ nhớ ROM1 lưu trữ các giá trị này sẽ<br /> phải tăng lên.<br /> y    Cd x  Cd 1  x  ... x  C0 (12)<br /> Với x là đầu vào, d và C0,...,d lần lượt là bậc và các hệ số của đa thức xấp xỉ. Khối<br /> P2S tính toán phân đoạn tối ưu theo sai số định trước và khối Lựa chọn Bit thực hiện việc<br /> lựa chọn số lượng các bít của x0 , x1 và x2 thích hợp, đồng thời xác định địa chỉ để truy<br /> xuất các giá trị offset đã được tính toán và lưu trước vào trong các bộ nhớ ROM0 và<br /> ROM1. Để giảm kích thước của các bộ nhớ, phương pháp này sử dụng x2 để thay thế cho<br /> x trong công thức (11) và các giá trị offset được sử dụng để xác định các đoạn tương ứng<br /> được lưu trữ trong bộ nhớ ROM0 [12].<br /> Hình 5-7 lần lượt minh họa các thiết kế phần cứng thực hiện kiến trúc trên.<br /> <br /> <br /> <br /> <br /> Hình 5. Module tính toán hàm icdf(‘Normal’, 0, 1).<br /> <br /> <br /> <br /> <br /> Hình 6. Module Address Decoding.<br /> <br /> <br /> Tạp chí Nghiên cứu KH&CN quân sự, Số 65, 02 - 2020 79<br /> Kỹ thuật điều khiển & Điện tử<br /> <br /> <br /> <br /> <br /> Hình 7. Module tính giá trị f  x2  .<br /> 3.4. Tương quan nhiễu<br /> Ta có thể xây dựng các bộ lọc số FIR hoặc ứng dụng thuật toán FFT để thiết kế tương<br /> quan cho nhiễu Gauss đầu ra. Tuy nhiên như đã phân tích trong mục 2.3, để đảm bảo toàn<br /> vẹn tính thống kê và tương quan nhiễu ở đầu vào và đầu ra các bộ lọc, ta xác định mô<br /> phỏng nhiễu Gauss tương quan dạng mũ. Hình 8 là một thiết kế phần cứng đơn giản đáp<br /> ứng yêu cầu trên dựa theo công thức đệ quy (8).<br /> <br /> <br /> <br /> <br /> Hình 8. Thiết kế phần cứng tương quan nhiễu dạng mũ.<br /> 4. KẾT QUẢ MÔ PHỎNG VÀ THẢO LUẬN<br /> 4.1. Sơ đồ khối mô phỏng bộ tạo nhiễu<br /> <br /> <br /> <br /> <br /> Hình 9. Mô phỏng bộ tạo nhiễu.<br /> 4.2. Một số kết quả<br /> Hình 10 là một so sánh giữa tín hiệu và phổ biên độ của đầu ra bộ tạo nhiễu không<br /> tương quan (hình bên trái) và tương quan với độ dài tương quan tương đối (hình bên phải).<br /> <br /> <br /> 80 P. V. Hùng, …, N. T. Lực, “Thiết kế phần cứng … chất lượng các bộ phát hiện ra đa.”<br /> Nghiên cứu khoa học công nghệ<br /> <br /> Cả tín hiệu đầu ra và phổ biên độ đều cho sự khác biệt về tương quan của nhiễu ở hai đầu<br /> ra bộ tạo nhiễu.<br /> <br /> <br /> <br /> <br /> Hình 10. Biên độ và mật độ phổ tín hiệu đầu ra bộ tạo nhiễu.<br /> Để kiểm tra thuộc tính thống kê biên độ các mẫu nhiễu ở hai đầu ra của bộ tạo nhiễu, ta<br /> sử dụng phép tích lũy mẫu theo biểu đồ Histogram để chia các mẫu nhiễu thành các 100<br /> cột và lưu giá trị tần suất vào trong đó. Hình 11 là một sự so sánh giữa hai đầu ra của bộ<br /> tạo nhiễu. Rõ ràng, tính thống kê ngẫu nhiên (hình bên trên) của các mẫu nhiễu ở đầu vào<br /> và đầu ra của module tương quan là không thay đổi.<br /> <br /> <br /> <br /> <br /> Hình 11. So sánh tính thống kê và tương quan nhiễu ở hai đầu ra.<br /> Sử dụng hàm autocorr.m trong Matlab để tính hàm tự tương quan của các mẫu nhiễu tại<br /> hai đầu ra của bộ tạo nhiễu. Hình 11 (hình bên dưới) là hàm tự tương quan của các mẫu<br /> nhiễu ở hai đầu ra. Hình bên trái cho thấy rằng, đầu ra thứ nhất của bộ tạo nhiễu là hoàn<br /> toàn không tương quan, trong khi hình bên phải cho thấy sự tương quan trong các mẫu<br /> nhiễu ở đầu ra cuối cùng của bộ tạo nhiễu. So sánh giữa lý thuyết (đường nét liền) và thực<br /> tế đầu ra của bộ tạo nhiễu (biểu đồ cột) cho chúng ta thấy một sự tương đồng về sự tương<br /> <br /> <br /> Tạp chí Nghiên cứu KH&CN quân sự, Số 65, 02 - 2020 81<br /> Kỹ thuật điều khiển & Điện tử<br /> <br /> quan trong các mẫu nhiễu.<br /> Tần suất mẫu<br /> <br /> <br /> <br /> <br /> Tần suất mẫu<br /> Hình 12. Hàm mật độ phân bố nhiễu ở vùng biên độ lớn.<br /> Hình 12 thể hiện sự phân bố của các mẫu nhiễu tương quan ở đầu ra tương ứng với<br /> vùng nhiễu có biên độ lớn. Một sự phù hợp giữa nhiễu mô phỏng và lý thuyết thể hiện rõ<br /> trên hình. So sánh với kết quả mà [9] sử dụng các hàm sin, cos và log có sẵn trong thư<br /> viện phần cứng cho thiết kế Box-Muller dạng Fixed-Point và Float-Point, thì thiết kế này<br /> cho thấy sự phù hợp hơn rất nhiều.<br /> Nhiễu tương quan (R=12) Nhiễu tương quan (R=6)<br /> Thực tế Thực tế<br /> 0.8 Lý thuyết 0.8 Lý thuyết<br /> <br /> 0.6 0.6<br /> <br /> 0.4 0.4<br /> <br /> 0.2 0.2<br /> <br /> 0 0<br /> <br /> -0.2 -0.2<br /> 0 10 20 30 40 0 10 20 30 40<br /> Số xung Số xung<br /> <br /> Hình 13. Mô phỏng nhiễu với các sự tương quan khác nhau.<br /> Hình 13 cho ta một mô phỏng khác khi thay đổi độ dài tương quan tương đối R  12<br /> và R  6 . Chúng ta cũng thấy được rằng, khi R giảm ( R tăng) thì sự tương quan trong<br /> nhiễu đầu ra giảm, và ngược lại. Như đã phân tích ở trên, khi R tăng dần đến 30 (khi đó<br /> R  1 ) thì sẽ không còn sự tương quan trong nhiễu ở đầu ra.<br /> Một số kết quả thực tế sau khi nạp chương trình trên phần cứng Xillinx Virtex-4<br /> ML402 với sự hỗ trợ của công nghệ ChipScope Pro cho phép quan sát tín hiệu đầu ra dạng<br /> số ngay trên phần mềm của hãng.<br /> <br /> <br /> <br /> <br /> Hình 14. Nhiễu không tương quan thực tế.<br /> <br /> <br /> 82 P. V. Hùng, …, N. T. Lực, “Thiết kế phần cứng … chất lượng các bộ phát hiện ra đa.”<br /> Nghiên cứu khoa học công nghệ<br /> <br /> Các kết quả trên hình 14 (đối với nhiễu không tương quan) và hình 15 (đối với nhiễu<br /> tương quan có R=20) cho thấy sự phù hợp về thuộc tính tương quan so với các kết quả mô<br /> phỏng trước đó.<br /> <br /> <br /> <br /> <br /> Hình 15. Nhiễu tương quan (R=20) thực tế.<br /> 5. KẾT LUẬN<br /> Bài báo này đã đề xuất thiết kế một bộ tạo nhiễu Gauss trên cơ sở phần cứng FPGA,<br /> với đặc tính tương quan dạng mũ. Bộ tạo nhiễu này có khả năng ứng dụng trong hệ thống<br /> kiểm tra và đánh giá chất lượng của hệ thống ra đa nói chung và chất lượng các bộ phát<br /> hiện nói riêng. Ở đây, thiết kế này đã sử dụng bộ tạo nhiễu phân bố đều kiểu Tausworthe<br /> kết hợp có chất lượng tốt, sử dụng mô hình phân đoạn tối ưu để thực hiện chuyển hóa các<br /> mẫu nhiễu phân bố đều thành các các mẫu nhiễu phân bố Gauss độc lập thông quan hàm<br /> phân bố tích lũy nghịch đảo. Cuối cùng, các mẫu nhiễu được đưa qua bộ tương quan dạng<br /> mũ để có được đặc tính tương quan ở đầu ra. Các mô phỏng cho thấy sự phù hợp của kết<br /> quả đầu ra so với lý thuyết và có chất lượng tốt hơn so với một số bộ tạo nhiễu khác. Các<br /> kết quả thực tế cũng đã được đưa ra cho thấy sự phù hợp giữa nhiễu thực tế và mô phỏng.<br /> Thiết kế này là cơ sở cho sự phát triển các bộ tạo nhiễu không Gauss (phân bố Log-<br /> Normal, Weibull, K) dựa trên FPGA để đánh giá toàn diện hơn chất lượng của các bộ phát<br /> hiện trong ra đa.<br /> TÀI LIỆU THAM KHẢO<br /> [1]. P. N. Anh, P. V. Hùng, N. M. Cường, "Xây dựng biểu thức toán mô tả phân bố nhiễu<br /> trong các vùng biển Việt Nam", Tạp chí Nghiên cứu KH&CN quân sự, Số 52<br /> (12/2017), tr. 60-67.<br /> [2]. P. N. Anh, P. V. Hùng, N. M. Cường, "Tính toán chỉ tiêu chất lượng phát hiện của<br /> một số chủng loại ra đa theo các điều kiện biển Việt Nam", Tạp chí Khoa học và Kỹ<br /> thuật, Số 187 (2017), tr. 140-153.<br /> [3]. A. Balleri, A. Nehorai, J. Wang, "Maximum likelihood estimation for compound-<br /> gaussian clutter with inverse gamma texture", IEEE Transactions on Aerospace and<br /> Electronic Systems, Vol 43 (2007), pp. 775 - 779.<br /> [4]. D. Biebighauser, "Testing Random Number Generators", University of Minnesota<br /> (2000).<br /> [5]. A. ÇETİN, "CFAR Detection In K-Distributed Sea Clutter", A Thesis Of Middle East<br /> Technical University (2008).<br /> [6]. R. C. C. Cheung, D. U. Lee, W. Luk, J. D. Villasenor, "Hardware Generation of<br /> Arbitrary Random Number Distributions From Uniform Distributions Via the<br /> Inversion Method", IEEE Transactions on Very Large Scale Integration (VLSI)<br /> Systems, Vol. 15 (2007), pp. 952-962.<br /> [7]. E. Conte, A. D. Maio, C. Galdi, "Statistical Analysis of Real Clutter at Different<br /> <br /> <br /> Tạp chí Nghiên cứu KH&CN quân sự, Số 65, 02 - 2020 83<br /> Kỹ thuật điều khiển & Điện tử<br /> <br /> Range Resolutions", IEEE Transactions on Aerospace and Electronic Systems, Vol<br /> 40 (2004), pp. 903-918.<br /> [8]. Y. Dong, "Models of Land Clutter vs Grazing Angle, Spatial Distribution and<br /> Temporal Distribution – L-Band VV Polarisation Perspective", DSTO Systems<br /> Sciences Laboratory (2004).<br /> [9]. K. L. Fitch, K. A. Gillis, A. W. Harrison, "Digital Programmable Gaussian Noise<br /> Generator", WPI – MIT Lincoln Laboratory (2015).<br /> [10]. R. Gutierrez, V. Torres, a. J. Valls, "Hardware Architecture of a Gaussian Noise<br /> Generator Based on the Inversion Method", IEEE Transactions on Circuits and<br /> Systems, Vol. 59 (2012), pp. 501-505.<br /> [11]. P. L’ECUYER, "Maximally Equidistributed Combined Tausworthe Generators",<br /> Mathematics of Computation, Vol 65 (1996), pp. 203-213.<br /> [12]. D. U. Lee, R. C. C. Cheung, W. Luk, J. D. Villasenor, "Hierarchical Segmentation<br /> for Hardware Function Evaluation", IEEE Transactions on Very Large Scale<br /> Integration (VLSI) Systems, Vol. 17 (2009), pp. 103-116.<br /> [13]. D. U. Lee, J. D. Villasenor, W. Luk, P. H. W. Leong, "A Hardware Gaussian Noise<br /> Generator Using the Box-Muller Method and Its Error Analysis", IEEE Transactions<br /> on Computers, Vol. 55 (2006), pp. 659-671.<br /> [14]. B. R. Mahafza, "Radar Signal Analysis and Processing Using MATLAB", Chapman<br /> and Hall/CRC (2016).<br /> [15]. J. Muller, "Elementary Functions: Algorithms and Implementation", Berlin,<br /> Germany: Birkhauser Verlag AG (2005).<br /> [16]. E. Ollila, D. E. Tyler, V. Koivunen, H. V. Poor, "Compound-Gaussian Clutter<br /> Modeling With an Inverse Gaussian Texture Distribution", IEEE Signal Processing<br /> Letters, Vol 19 (2012), pp. 876-879.<br /> [17]. M. RANGASWAMY, D. WEINER, A. O. URK, "Computer Generation of<br /> Correlated Non-Gaussian Radar Clutter", IEEE Transactions on Aerospace and<br /> Electronic Systems, Vol. 31 (1993), pp. 106-116.<br /> [18]. S. Sayama, H. Sekine, "Weibull, log-Weibull and K-distributed ground clutter<br /> modeling analyzed by AIC", IEEE Transactions on Aerospace and Electronic<br /> Systems, Vol 37 (2001), pp. 1108-1113.<br /> [19]. M. J. Schulte, E. E. Swartzlander, "Hardware Designs for Exactly Rounded<br /> Elementary Functions", IEEE Transactions on Computers, Vol. 43 (1994), pp.<br /> 946-973.<br /> [20]. M. I. Skolnik, "Introduciton To Radar Systems", McGraw-Hill (2001).<br /> [21]. S. Tezuka, "Random number generation based on polynomial arithmetic modulo<br /> two", IBM TRL Research Report (1989).<br /> [22]. K. Ward, R. Tough, S. Watts, "Sea Clutter: Scattering, the K Distribution and Radar<br /> Performance", The Institution of Engineering and Technology (2013).<br /> [23]. S. Watts, "Cell-averaging CFAR gain in spatially correlated K-distributed clutter",<br /> IEE Proceedings - Radar, Sonar and Navigation, Vol. 143 (10/1996), pp. 321-327.<br /> [24]. S. Watts, "A Practical Approach to the Prediction and Assessment of Radar<br /> Performance in Sea Clutter", IEEE Proceedings International Radar Conference,<br /> (1995), pp. 181-186.<br /> [25]. S. Watts, "Radar Sea Clutter: Recent Progress and Future Challenges", 2008<br /> International Conference on Radar, Vol. 1 (2008), pp. 10-16.<br /> [26]. S. Watts, K. Ward, G. Maria, "Radar Performance in Clutter - Modelling, Simulation<br /> and Target Detection Methods", The 13th European Radar Conference (2016).<br /> <br /> <br /> 84 P. V. Hùng, …, N. T. Lực, “Thiết kế phần cứng … chất lượng các bộ phát hiện ra đa.”<br /> Nghiên cứu khoa học công nghệ<br /> <br /> ABSTRACT<br /> THE HARDWARE-BASED DESIGN OF CORRELATED GAUSSIAN CLUTTER<br /> GENERATOR APPLYING IN THE TESTING AND ASSESSMENT SYSTEM<br /> OF RADAR DETECTORS’ PERFORMANCE<br /> This article analyzes the model of correlated Gaussian clutter applied mainly in<br /> modelling of low-resolution radar systems with the effects of land and sea clutter<br /> (surface clutter). By analyzing the environmental conditions, we see that the impacts<br /> of correlation in the clutter on radar detectors’ performance are significant. Thus,<br /> the article proposes a design of correlated Gaussian clutter generator based on<br /> FPGA, which can apply in the testing and assessment systems of radar detectors’<br /> performance, particularly low-resolution radar systems. The results in the output of<br /> the clutter generator compared with theory indicated the compatibility with both<br /> amplitude statistics and clutter correlation, and the performance of this generator is<br /> better compared with different based-hardware Gaussian clutter generators.<br /> Keywords: Radar; Detector; Radar Clutter; Correlation; FPGA.<br /> <br /> Nhận bài ngày 23 tháng 8 năm 2019<br /> Hoàn thiện ngày 25 tháng 11 năm 2019<br /> Chấp nhận đăng ngày 17 tháng 02 năm 2020<br /> <br /> Địa chỉ: 1 Học viện Kỹ thuật quân sự;<br /> 2<br /> Học viện Bưu chính Viễn thông;<br /> 3<br /> Học viện Phòng không Không quân.<br /> *<br /> Email: hungpv_k31@lqdtu.edu.vn.<br /> <br /> <br /> <br /> <br /> Tạp chí Nghiên cứu KH&CN quân sự, Số 65, 02 - 2020 85<br />
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2