intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE

Quá trình ứng dụng vi mạch lập trình số trong bộ chuyển mạch BSC p2

Chia sẻ: Asfdg AgaG | Ngày: | Loại File: PDF | Số trang:10

81
lượt xem
12
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo tài liệu 'quá trình ứng dụng vi mạch lập trình số trong bộ chuyển mạch bsc p2', kỹ thuật - công nghệ, kĩ thuật viễn thông phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:
Lưu

Nội dung Text: Quá trình ứng dụng vi mạch lập trình số trong bộ chuyển mạch BSC p2

  1. LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG CHÖÔNG III VI MAÏCH SOÁ LAÄP TRÌNH I/ LÒCH SÖÛ PHAÙT TRIEÅN CUÛA VI MAÏCH SOÁ LAÄP TRÌNH . Tröôùc thôøi kyø vi maïch soá laäp trình (Programmable Logic Device) ra ñôøi, thieát keá logic soá truyeàn thoáng thì bao goàm nhieàu vi maïch TTL loaïi MSI vaø SSI keát hôïp laïi ñeå taïo ra caùc haøm logic mong muoán. Nhöõng nhaø thieát keá döïa vaøo nhöõng saùch tra cöùu caùc vi maïch soá ñeå tìm hieåu caùc thoâng soá kyõ thuaät, sau ñoù môùi quyeát ñònh söû duïng caùc vi maïch soá caàn thieát cho yeâu caàu thieát keá cuûa hoï. Ñieàu baát lôïi cuûa vieäc thieát keá naøy laø trong moät board söû duïng nhieàu vi maïch, do ñoù khi söûa chöõa thì gaëp nhieàu khoù khaên. Vaøo naêm 1975,coâng ty SIGNETICS ñaõ giôùi thieäu vi maïch soá laäp trình khoâng coù boä nhôù ñaàu tieân 82S100 (hieän nay laø PLS100) goïi laø maûng logic laäp trình tröôøng (Field- Programmable Logic Array). Napoleon Cavlan, ngöôøi ñöôïc goïi laø cha ñeû cuûa maïch logic laäp trình, luùc baáy giôø laø nhaø quaûn lyù nhöõng öùng duïng PLA cuûa Signetics ñaõ thöïc söï hieåu raèng söû duïng PLA laø phöông phaùp toát hôn ñeå thieát keá vaø thay ñoåi heä thoáng soá. Trong khi ñoù, coâng ty Harris ñaõ sôùm giôùi thieäu PROM, hoï trình baøy trieån voïng cuûa PROM vaø ñaõ öùng duïng vaøo trong moät soá maïch logic. Coâng ty National Semiconductor ñaõ cheá taïo maët naï laäp trình cho PLA, caáu taïo cuûa noù goàm moät maûng AND laäp trình keøm vôùi maûng OR laäp trình, cho pheùp thöïc hieän toå hôïp toång caùc tích soá cuûa haøm logic tieâu chuaån. Baèng caùch keát hôïp coâng ngheä PROM söû duïng nguyeân taéc caàu chì vôùi khaùi nieäm PLA, Cavian ñaõ thuyeát phuïc ñöôïc caùc nhaø quaûn lyù coâng ty Signetics ñeå ñöa döï aùn PLAvaøo saûn xuaát. Vi maïch PLA ñaàu tieân 82S100, laø thaønh vieân ñaàu tieân cuûa hoï vi maïch IFL (Intergrated Fuse Logic) coù hình daïng 28 chaân. Caáu truùc cuûa PLA goàm moät maûng AND laäp trình vaø moät maûng OR laäp trình, noù cho pheùp thöïc hieän toå hôïp logic toång cuûa caùc tích soá ñôn giaûn . Kyõ sö John Martin Birkner laø eoät ngöôøi quan taâm ñeán PLA, vì oâng aáy hieåu raèng nhieàu phöông phaùp thieát keá logic ñöôïc hoïc trong tröôøng thì khoâng aùp duïng ñöôïc nhieàu trong coâng vieäc hieän taïi. Do ñoù, vaøo naêm 1975 oâng aáy ñaõ rôøi thung luõng Silicon ñeå ñeán coâfg ty Monolithic Memories (MMI), ñaây laø coâng ty cheá taïo PROM vaø caùc vi maïch logic tieâu chuaån. Vì vaäy, Birkner coù ñieàu kieän hôn trong vieäc tìm hieåu PLA vaø coâng nhaän nhöõng öu ñieåm cuûa maïch logic laäp trình nhöng ñoàng thôøi oâng cuõng nhaän ra khuyeát ñieåm cuûa PLA laø coù hai maûng laäp trình. Sau ñoù, Birkner ñaõ ñöa ra khaùi nieäm môùi veà vi maïch soá laäp trình, vi maïch naøy cuõng töông töï FLA nhöng thay vì coù hai maûng laäp trình thì PAL (Programmable Array Logic ) chæ coù moät maûng AND laäp trình vaø theo sau laø maûng OR ñöôïc giöõ coá ñònh (khoâng laäp trình ). Nhö vaäy moãi coång OR seõ coù moät tích soá coá ñònh ñöôïc noái vôùi ngoû vaøo cuûa noù, do vaäy seõ giaûm ñöôïc kích thöôùc cuûa vi maïch vaø cho pheùp tín hieäu ñöôïc truyeàn nhanh hôn trong khi vaãn cho pheùp thöïc hieän caùc toå hôïp logic. PAL ñöôïc ñoùng voû 20 chaân. Sau moät thôøi gian thuyeát phuïc caùc nhaø quaûn lyù cuûa coâng ty MMI thaáy roõ nhöõng lôïi ñieåm cuûa PAL vaø ñoàng yù saûn xuaát. Vi maïch ñaàu tieân thuoäc hoï PAL ñöôïc phoå bieán laø PAL 16L8, PAL 16 R4, PAL 16R6, PAL 16R8. Caùc vi maïch naøy coù thôøi gian truyeàn trì hoaõn 35ns. Moãi vi maïch coù 8 ngoõ ra vaø 16 ngoõ vaøo, trong ñoù kyù töï L trong kyù hieäu cuûa vi maïch bieåu thò 8 toå hôïp ngoû ra taùc ñoäng ôû möùc thaáp, kyù töï R cho bieát coù 4, 6 hay 8 thanh ghi ôû ngoû ra töông öùng. ÖÙng duïng vi maïch soá laäp trình Trang 20
  2. LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG Sau moät thôøi gian khôûi ñaàu chaäm, cuoái cuøng PAL ñaõ ñöôïc thieát keá trong heä thoáng thöïc. Nhöõng coâng ty maùy tính mini ñaõ nhaän thaáy ñöôïc öu ñieåm cuûa PAL laø cho pheùp hoï giaûm soá board caàn thieát ñeå thöïc hieän toát nhöõng yeâu caàu thieát keá, coâng ty MMI ñaõ choïn phöông phaùp saûn xuaát PAL coâng ñoaïn maët naï cheá taïo theo yeâu caàu khaùch haøng. Vaøo luùc naøy MMI laïi giôùi thieäu moät hoï vi maïch môùi HAL (Hard Array Logic) vaø ñeå saûn xuaát nhöõng chi tieát naøy cho haõng Data General and Digital Equipment. MMI ñaõ thay ñoåi caùch saép xeáp coâng ñoaïn maët naï caàu chì vaø thay vaøo ñoù laø lôùp lieân keát kim loaïi phuø hôïp yeâu caàu thieát keá cuûa khaùch haøng. Nhöõng chi tieát naøy coù nhieàu lôïi ích goàm mang laïi nhöõng keát quaû toát vaø kieåm tra deã daøng hôn. Ñoàng thôøi khaùch haøng cuõng ñöôïc lôïi hôn bôûi khoâng phaûi quan taâm ñeán laäp trìn` vaø kieåm tra caùc chi tieát. Ñieàu naøy ñaõ mang laïi s öï caûi tieán veà phöông phaùp cheá taïo PAL, vaø ñöôïc söï chaáp nhaän cuûa thò tröôøng. Vaøo naêm 1978, MMI ñaõ xuaát baûn saùch höôùng daãn PAL ñaàu tieân. Ñoù laø moät böôùc khôûi ñaàu ñeå PAL môû roäng theá giôùi cuûa nhöõng ngöôøi thieát keá maïch logic. Ngoaøi ra trong saùch höôùng daãn coøn trình baøy danh saùch chöông trình goác cuûa ngoân ngöõ laäp trình FORTRAN cho PALASM (PAL Assembler) ñoù laø phaàn meàm daønh cho vieäc thieát keá maïch logic PAL. PALASM coù theå bieân soaïn, ñònh nghóa logic cho moät khuoân thöùc. Ngoaøi ra PALASM cuõng coù khaû naêng moâ phoûng söï vaän haønh treân phöông trình maïch logic theo nguyeân taéc PAL. Trong vieäc lieân keát vôùi nhöõng nhaø thieát keá ñeå ñònh roõ nhöõng “vector kieåm tra”, PALASM coù theå laø moät söï thaät phuø hôïp. Taát caû nhöõng ñaëc ñieåm cuûa PAL bao goàm vieäc khaéc phuïc nhöõng khuyeát ñieåm cuûa PLA keát hôïp vôùi vieäc thuùc ñaåy söû duïng PAL ñaõ mang ñeán keát quaû toát ñeçp. PAL ñaõ nhanh choùng vöôït qua hoï vi maïch IFL cuûa coâng ty Signetics vaø ñöôïc phoå bieán treân thò tröôøng, thuaät ngöõ PAL ñaõ trôû neân ñoàng nghóa vôùi PLD. Trong luùc aáy, coâng ty Signetics tieáp tuïc phaùt trieån hoï IFL, vaø vaøo naêm 1977 Signetics giôùi thieäu hoï vi maïch FPGA (Field Programmable Gate Array) 82S103, vaøo naêm 1979 laø hoï FPLS (Field Programmable Logic Sequencer). Hoï FPGA coù caáu taïo moät maûng AND ôû möùc ñôn vôùi ngoû vaøo laäp trình ñöôïc vaø cöïc tính ngoõ ra cuõng vaäy cho pheùp thöïc hieän caùc haøm logic cô baûn (AND, OR, NAND, NOR, INVERT), caáu truùc cuûa hoï FPLS coù chöùc caùc FlipFlop ñeå thöïc hieän caùc traïng thaùi cuûa haøm tuaàn töï. Ñoàng thôøi Signetics cuõng giôùi thieäu AMAZE (Automated Map and Zap Equations) laø chöông trình bieân dòch ñeå hoå trôï cho nhöõng vi maïch cuûa hoï. Töông töï, nhöõng coâng ty cheá taïo PLD khaùc ñaõ laàn löôïc giôùi thieäu nhöõng phaàn meàm hoã trôï cuûa hoï. Caû 2 coâng ty Signetics vaø MMI tieáp tuïc giôùi thieäu nhöõng PLD môùi ñeå ñaùp öùng tính ña daïng theo caùc yeâu caàu thieát keá. Vaøo giöõa naêm 1980, maïch logic laäp trình ñaõ ñöôïc thöøa nhaän cuøng vôùi söï phaùt trieån tính ña daïng cuûa IFL vaø PAL ñaõ coù nhieàu giaù trò cho nhöõng ngöôøi thieát keá. Maëc duø söï khôûi ñaàu thaønh coâng cuûa PLD, tuy nhieân chæ moät soá ít caùc nhaø thieát keá quen vôùi vieäc duøng PLD, moät soá tröôøng ñaïi hoïc ñaõ ñöa vi maïch logic laäp trình vaøo nhöõng khoùa hoïc thieát keá cuûa hoï. Tuy theá, kó thuaät logic laäp trình tieáp tuïc caûi tieán vaø nhöõng vi maïch phaùt trieån ôû giai ñoaïn thöù hai ñöôïc giôùi thieäu vaøo naêm 1983. Coâng ty Advance Micro Devices ( AMD) ñaõ giôùi thieäu PAL22V10 vôùi nhöõng ñaëc ñieåm ñaëc bieät laø söï linh ñoäng cuûa nhöõng coång PLD ôû 10 ngoû vaøo. Moãi coång PLD coù khaû naêng toå hôïp hoaëc vôùi thanh ghi ôû ngoû ra hoaëc moät ngoû vaøo. Coång ñeäm ngoõ ra ba traïng thaùi ñöôïc ñieàu khieån bôûi moät tích soá rieâng cho pheùp vaän haønh hai chieàu. Taát caû thanh ÖÙng duïng vi maïch soá laäp trình Trang 21
  3. LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG ghi ñeàu ñöôïc reset töï ñoäng trong quaù trình taét hay môû vaø moãi thanh ghi coù khaû naêng “ñaët tröôùc”, ñoù laø ñaëc ñieåm ñaëc bieät cho vieäc kieåm tra sau naøy. Vôùi nhöõng vi maïch môùi, ñöôïc giôùi thieäu thöôøng xuyeân treân thò tröôøng ñaõ daãn ñeán vieäc caàn thieát phaûi coù moät phaàn meàm hoã trôï trong quaù trình söû duïng PLD ñeå ñaït hieäu quaû cao. Bob Osann ñaõ nhaän thaáy ñöôïc söï caàn thieát cuûa moät chöông trình bieân dòch PLD vaïn naêng duøng cho taát caû PLD cuûa nhöõng coâng ty cheá taïo khaùc nhau. Vaøo thaùng 9/1983, Coâng ty Assisted Technology ñaõ ñöa ra phieân baûn 1.01a cuûa chöông trình bieân dòch PLD coù teân laø CUPL( Universal Compiler for Programmable). Chöông trình naøy hoã trôï cho 29 loaïi vi maïch, söï ra ñôøi cuûa CUPL ñaõ gaây ñöôïc söï chuù yù cuûa nhieàu coâng ty cheá taïo. Coâng ty Data I/O, nhaø cheá taïo caùc vi maïch laäp trình lôùn nhaát treân theá giôùi (EPROM, PROM, PLD), ñaõ quyeát ñònh phaùt trieån phaàn meàm hoã trôï cho rieâng hoï. Naêm 1984, Data I/O giôùi thieäu ABEL (Advanced Boolean Expression Language), ñoù laø chöông trình bieân dòch PLD coù ñaëc ñieåm töông töï nhö CUPL nhöng noù ñöôïc ñaàu tö tieáp thò neân ñöôïc caùc nhaø thieát keá chaáp nhaän. Vì vaäy, ABEL ñaõ sôùm theo kòp CUPL treân thò tröôøng. Söï ra ñôøi cuûa chöông trình bieân dòch vaïn naêng cho PLD ñaõ thuùc ñaåy neàn coâng nghieäp thieát keá soá saün saøng cho vieäc aùp duïng PLD cho nhöõng thieát keá môùi. Nhöõng chöông trình bieân dòch vaïn naêng naøy ñaõ ñöôïc caûi tieán hôn so vôùi caùc chöông trình bieân dòch PALASM vaø AMAZE, noù ñöôïc cung caáp cho caùc nhaø thieát keá ñeå thöïc hieän caùc maïch logic vaø moâ phoûng nhöõng thieát bò. Ñoù laø nhöõng ñaëc ñieåm tieâu chuaån cuûa hai boä bieân dòch vaïn naêng CUPL vaø ABAL. JEDEC ( the Joint Electron Device Engineering Council) döï ñònh saûn xuaát moät boä bieân dòch PLD taïo ra moät tieâu chuaån ñeå söû duïng cho taát caû caùc coâng ty cheá taïo PLD hieän nay vaø töông lai. Vaøo 10/1983, the JEDEC Solid State Products Engineering Council ñöa ra tieâu chuaån JEDEC thöù 3“. Tieâu chuaån khuoân thöùc chuyeån ñoåi giöõa heä thoáng taïo döõ lieäu vaø thieát bò laäp trình cho PLD”. Thaùng 5/1986, JEDEC tieáp tuïc ñöa ra tieâu chuaån 3-A, tieâu chuaån naøy trôû thaønh tieâu chuaån chung cho coâng nghieäp PLD. Thaùng 7/1984, coâng ty Altera giôùi thieäu EP300. Ñoù laø vi maïch söû duïng coâng ngheä CMOS cuûa EPROM, noù coù ñaëc tính laø coâng suaát tieâu thuï thaáp, coù theå xoùa ñöôïc (duøng tia cöïc tím) cuøng moät soá ñaëc tính môû roäng khaùc.Naêm 1985, moät hoï PLD môùi ñöôïc coâng ty Lattice Semiconductor giôùi thieäu laø GAL (Generic Array Logic). Lattice duøng coâng ngheä CMOS cuûa EEPROM, coù caùc ñaëc tính kyõ thuaät nhö coâng suaát thaáp, coù theå laäp trình nhieàu laàn ( xoùa baèng ñieän aùp vôùi thôøi gian xoùa khoaûng vaøi giaây). Vi maïch ñaàu tieân cuûa hoï GAL ñöôïc kí hieäu laø GAL16V8 coù khaû naêng thay theá hoaït ñoäng cuûa PAL (ñoái vôùi vi maïch cuøng loaïi). Ngaøy caøng nhieàu coâng ty tham gia vaøo thò tröôøng PLD ñeå taïo ra nhöõng vi maïch ñaëc bieät vaø söû duïng nhieàu coâng ngheä cheá taïo khaùc nhau. Vaøo naêm 1985, coâng ty Xilen taïo ra moät hoï môùi laø LCA (Logic Call Array). Caáu truùc cuûa LCA coù 3 ñoaïn: moät ma traän cuûa khoái logic ñöôïc bao quanh laø khoái vaøo ra vaø moät maïng ñöôøng döõ lieäu noái giaùn tieáp. Ñaëc bieät cuûa LCA laø PLD ñaàu tieân söû duïng teá baøo RAM ñoäng cho chöùc naêng logic. Öu ñieåm cuûa caáu truùc naøy laø khaùch haøng coù theå kieåm tra ñöôïc chöông trình cuûa vi maïch, do baûn chaát deã xoùa cuûa LCA, neân caàn phaûi löu tröõ caáu hình cuûa LCA ôû boä nhôù ngoaøi. Vì vaäy, LCA khoâng ñöôïc söû duïng ôû nhöõng tröôøng hôïp ñoøi hoûi söï hoaït ñoäng ngay ÖÙng duïng vi maïch soá laäp trình Trang 22
  4. LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG laäp töùc khi chôûi ñoäng maùy. Ñi keøm vôùi LCA laø chöông trình soaïn thaûo XACT vaø boä moâ phoûng giuùp cho vieäc söûa loãi cho nhöõng thieát keá treân LCA ñöôïc thuaän tieän. Naêm 1985, coâng ty Signetics vôùi moät khaùi nieäm môùi laø PML (Programmable Macro Logic). Vi maïch PML ñaàu tieân cuûa Signetics PMLS 501, vi maïch naøy söû duïng coâng ngheä löôõng cöïc, vaø ñöôïc ñoùng voû 52 chaân . Vaøo naêm 1986, coâng ty ExMicroelectronic giôùi thieäu hoï ERASIC (Erasable Application Specific 7C) söû duïng coâng ngheä EEPROM CMOS. Vi maïch ñaàu tieân laø XL78C00 coù daïng 24 chaân vaø ñieàu ñaëc bieät laø XL78C00 coù theå thay theá chöùc naêng cho PAL vaø EPLA cuøng loaïi (khoâng tính ñeán toác ñoä), ñi keøm laø moät phaàn meàm hoã trôï ERASIC. Vaøo naêm 1986, coâng ty Signetics quyeát ñònh thay ñoåi hoï IFL thaønh hoï PLS (Programmable Logic From Signetics). Ví duï nhö töø 82S100 thaønh PLS100, töø 82S157 thaønh PLS157. Sau ñoù 2 naêm, coâng ty Actel ñaõ caûi tieán khuyeát ñieåm hoï LCA laø vi maïch coù theå hoaït ñoäng khoâng nhaát thieát phaûi coù boä nhôù ngoaøi. Ñoàng thôøi coâng ty Gazelle Microcircuit ñaõ coâng boá phaùt minh coâng ngheä GaAs (Gallium Arsenide). Ñaëc ñieåm cuûa coâng ngheä naøy laø caûi tieán toác ñoä , coâng suaát cuûa caùc vi maïch treân neàn taûng laø coâng ngheä silicon, cho pheùp vi maïch laøm vieäc vôùi toác ñoä nhanh hôn coâng suaát tieâu taùn khi ôû möùc trung bình. Öùng duïng ñaàu tieân cuûa coâng ngheä GaAs ñöôïc coâng ty Gazelle ñöa ra laø phieân baûn cuûa PAL 22V10. Öu ñieåm cuûa maïch naøy laø cho pheùp vi maïch GaAs coù theå töông hôïp vôùi caùc vi maïchTTL, do ñoù coâng ngheä GaAS ñaõ ñöôïc öùng duïng roäng raõi. Sau moät thôøi gian caûi tieán khoâng ngöøng, nhöõng PLD theá heä sau ñaõ ñöôïc öùng duïng roäng raõi trong kyõ thuaät phaàn cöùng, noù trôû thaønh coâng cuï caàn thieát cho nhöõng kyõ sö thieát keá. Söï phaùt trieån trong coâng nghieäp PLD noùi rieâng vaø vôùi coâng nghieäp baùn daãn noùi chung ñaõ taïo neân söï caïnh tranh cuûa caùc coâng ty cheá taïo PLD treân theá giôùi. Do ñoù, ñaõ coù nhieàu xung ñoät xaûy ra giöõa caùc coâng ty trong vieäc caïnh tranh thò tröôøng. Vaøo naêm 1986 coâng ty MMI ñaõ kieän hai coâng tyAltera vaø Lattic vì ñaõ vi phaïm baûn quyeàn PAL. Keát quaû laø hai coâng ty naøy ñaõ chaáp nhaän thua kieän vaø phaûi mua baûn quyeàn. Sau ñoù coâng ty MMI mua coå phaàn trong coâng ty Xilin vaø sôû höõu baûn quyeàn hoï LCA. Sau ñoù 1 naêm coâng ty MMI hôïp vôùi AMD trôû thaønh moät taäp ñoaøn saûn xuaát caùc linh kieän baùn daãn haøng ñaàu treân theá giôùi. Tuy ñaõ hôïp nhaát hai coâng ty nhöng hoï vaãn tieáp tuïc phaùt trieån caùc hoï vi maïch hieän coù vì nhöõng hoï PLD naøy ñaõ trôû neân phoå bieán treân thò tröôøng . Vaøo naêm 1987, coâng ty National Semiconductor ñaõ mua laïi coâng ty Fairchild vaø tieáp tuïc phaùt trieån hoï PAL FASTPLA treân thò tröôøng . II/ CAÁU TRUÙC CÔ BAÛN CUÛA CAÙC HOÏ VI MAÏCH LAÄP TRÌNH (PLD). Vi maïch soá laäp trình traûi qua thôøi gian daøi phaùt trieån vaø caûi tieán ñaõ thöïc söï môû ra moät höôùng ñi môùi cho nhöõng nhaø thieát keá. Öu ñieåm cuûa PLD laø giaûi quyeát ñöôïc voâ soá nhöõng vaán ñeà thieát keá nhôø vaøo nhieàu hoï PLD khaùc nhau. Nhöõng hoï vi maïch naøy coù caáu truùc vaø coâng ngheä cheá taïo khaùc nhau, do ñoù chuùng coù nhöõng ñaëc ñieåm rieâng ñeå öùng duïng vaøo nhieàu lónh vöïc trong coâng ngieäp. Maëc khaùc ngöôøi thieát keá coøn quan taâm ñeán caùc thoâng soá kyõ thuaät cuûa vi maïch nhö toác ñoä, coâng suaát tieâu thuï, nguoàn cung caáp vaø coâng cuï hoã trôï ñeå laäp trình. ÖÙng duïng vi maïch soá laäp trình Trang 23
  5. LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG 1. Hoï vi maïch PROM (Progammable Read Only Memory). PROM goïi laø boä nhôù chæ ñoïc laäp trình ñöôïc. Ñaây laø hoï vi maïch ñaàu tieân ñöôïc söû duïng nhö laø nhöõng vi maïch soá laäp trình theo quan ñieåm cuûa vi maïch soá. Caáu truùc cuûa PROM raát ñôn giaûn bao goàm moät maûng teá baøo nhôù vôùi nhöõng ñöôøng ñiaï chæ ngoû vaøo vaø nhuõng ñöôøng döõ lieäu ngoû ra. Soá ñöôøng ñiaï chæ vaø döõ lieäu cho bieát ma traän nhôù cuûa PROM. Moät PROM ñôn giaûn ñöôïc trình baøy ôû hình 3.1 D7 D6 A4 D5 A3 D4 A2 D3 A1 Ngoû vaøo Ngoû ra D2 A0 D1 D0 Hình 3.1. Trình baøy moät PROM ñôn giaûn PROM coù 5 ñöôøng ñieàu khieån ngoû vaøo cho pheùp taïo ra 32 toå hôïp logic vaø 8 ñöôøng döõ lieäu ra taïo thaønh moät ma traän nhôù 32x8, vì vaäy coù toång coäng 256 teá baøo nhôù. Caáu truùc cuûa PROM goàm moät maûng AND coá ñònh theo sau laø maûng OR laäp trình, ñöôïc minh hoïa ôû hình 3.2. ÖÙng duïng vi maïch soá laäp trình Trang 24
  6. LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG Hình 3-7 Sô ñoà logic cuûa PROM Hình 3.2 Sô ñoà logic cuûa PROM Chuù thích: - Daáu X trong hình bieåu hieän nhöõng ñieåm laäp trình (ñöôïc keát noái thoâng qua moät caàu chì) . - Daáu chaám troøn bieåu thò nôi ñoù ñöôïc noái coá ñònh. ÔÛ maûng AND coá ñònh coù 16 bieán ñöôïc choïn vaø lieân keát vôùi 4 tín hieäu ngoõ vaøo maûng OR. Do ñoù baát kì moät lieân keát naøo bò loaïi boû (nghóa laø caàu chì ôû ñoù bò ñöùt, thì bieán ñoù seõ khoâng coù maët ôû bieåu thöùc ngoõ ra). ÖÙng duïng vi maïch soá laäp trình Trang 25
  7. LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG Caùc haøm ôû ngoû ra thay ñoåi tuøy thuoäc vaøo söï keát noái cuûa caùc bieán ôû ngoõ vaøo. PROM thöôøng ñöôïc söû duïng ñeå giaûi maõ ñiaï chæ vaø öùng duïng ñeå löu tröõ döõ lieäu. Khi thieát keá caùc PROM, nguôøi thieát keá phaûi chuù yù ñeán söï thay ñoåi möùc logic ngoû vaøo (xaûy ra trong thôøi gian ngaén) khi ñòa chæ ngoõ vaøo thay ñoåi. Phöông thöùc ghi cuûa PROM laø khi coù moät tín xung clock ñoàng boä thì maïch ngoõ ra chuyeån sang traïng thaùi khaùc. Ñaëc ñieåm naøy seõ giuùp khaéc phuïc ñöôïc vaán ñeà taïp nhieãm ôû PROM. Khi khaûo saùt PROM, ngöôøi ta thöôøng quan taâm ñeán toác ñoä truy xuaát döõ lieäu. Thoâng thöôøng caùc loaïi PROM coù thôøi gian truy xuaát döôùi 60 ns. Caùc loaïi PROM thöôøng söû duïng coâng ngheä löôõng cöïc laø nguyeân taéc cô baûn ñeå cheá taïo. Tuy nhieân, khoa hoïc tieán boä ñaõ phaùt minh ra coâng ngheä CMOS cho pheùp ruùt ngaén thôøi gian truy xuaát. Coâng ngheä CMOS ñöôïc duøng ñeå cheá taïo EPROM, ñoù laø moät daïng PROM coù theå xoùa ñöôïc baèng tia cöïc tím. Noù ñaõ taïo ra moät böôùc tieán ñaùng keå nhö: EPROM WS57C256F cuûa coâng ty WaferScale Integration coù dung löôïng 32Kx8 vôùi thôøi gian truy xuaát laø 55 ns, coâng ty Cypress Semicondutor giôùi thieäu PROM CY7C245 coù dung löôïng laø 2048x8 vôùi thôøi gian truy xuaát laø 25 ns. Treân ñaây laø moät vaøi ví duï cho thaáy coâng ngheä CMOS ñöôïc chaáp nhaän cho nhöõng öùng duïng thieát keá maïch. 2. Hoï vi maïch FPLA ( Field Progammable Logic Array) Hoï vi maïch FPLA ñaàu tieân ñöôïc coâng ty Signetics giôùi thieäu vaøo naêm 1975. Caáu truùc cuûa FPLA laø moät maûng AND – OR ñôn giaûn, ñöôïc trình baøy ôû hình 3. 3. Maûng AND – OR coù theå laäp trình ñeå thöïc hieän 4 haøm logic baát kì vôùi hai bieán ngoõ vaøo. Moãi bieán ngoõ vaøo ñöôïc ñöa qua coång ñeäm ñeå taïo hai möùc logic 0 vaø 1. Moãi möùc logic naøy ñöôïc noái vôùi ngoõ vaøo coång AND thoâng qua moät caàu chì laäp trình. Taát caû 4 caàu chì ñöôïc giöõ nguyeân. Neáu taát caû caàu chì ñeàu thoâng, ví duï nhö coång ANDK thì bieåu thöùc ngoõ ra cho coång seõ laø: K5A AND A AND B AND B = AABB Töø keát quaû treân cho thaáy ngoû ra cuûa coång AND luoân ôû möùc thaáp, ñieàu naøy khoâng coù lôïi. Tuy nhieân neáu ta laäp trình cho 4 caàu chì treân, ví duï ta choïn A x B, luùc naøy giaù trò cuûa 2 bieán naøy seõ khoâng coù trong bieåu thöùc. Bieåu thöùc ngoû ra coång AND K laø: K= A.B Nguyeân taéc ôû ñaây laø löïa choïn nhöõng giaù trò ñeå laäp trình, khi moät caàu chì ñöôïc choïn nghóa laø giaù trò cuûa noù seõ khoâng coù maët trong bieåu thöùc. ÖÙng duïng vi maïch soá laäp trình Trang 26
  8. LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG C B A O3 O2 O1 O0 Hình 3.3 . Sô ñoà bieåu thöùc ngoû ra cuûa FPLA Löu yù maûng OR trong maïch ôû hình3.4. Moãi ngoû ra coång AND ñöôïc noái tôùi 1 ngoû vaøo coång OR thoâng qua moät caàu chì vaø moät Diode. Xeùt bieåu thöùc F1 giaû söû caùc caàu chì ñeàu thoâng, ta coù : F1= K + L+ M + N Vôùi K,L,M,N laø nhöõng tích soá cuûa AXB, F1 laø toång caùc tích so ácuûa hai bieán A vaø B. Baây giôø ta seõ laäp trình baèng caùch laøm ñöùt caùc caàu chì thì caùc soá haïng öùng vôùi nhöõng caàu chì bò ñöùt seõ khoâng coù maãt trong bieåu thöùc. Baèng caùch laäp trình caùc caàu chì ôû maûng AND – OR (nghóa laø loaïi boû giaù trò giaù trò cuûa noù trong bieåu thöùc) FPLA coù theå taïo ra caùc haøm logic khaùc nhau theo maïch thieát keá chæ vôùi hai bieán ngoû vaøo. Löu yù nhöõng Diode trong maûng OR ñöôïc duøng ñeå baûo veä ngaén maïch. Sô ñoà maïch trong hình 3.4 laø moät ví döï ñôn giaûn cuûa hoï vi maïch maûng logic laäp trình tröôøng. Neáu vi maïch do coâng ty cheá taïo ñaõ ñöôïc laäp trình baèng coâng ñoaïn maët naï vôùi coâng ngheä löôõng cöïc thì chöông trtình coá ñònh khoâng thay ñoåi ñöôïc. Do ñoù vi maïch naøy ñöôïc goïi laø PLA. Neáu vi maïch ñöôïc saûn xuaát ñeå ngöôøi söû duïng coù theå laäp trình thì goïi laø FPLA. ÖÙng duïng vi maïch soá laäp trình Trang 27
  9. LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG I0 I1 I2 I3 I4 I5 I6 I7 B9 B8 B7 B6 B5 B4 B3 B2 B1 B0 Hình 3.4. Sô ñoà logic cuûa FPLA PLS 153 3. Hoï vi maïch FPLS ( Field Programable Logic Sequencer) Hoï FPLS ñöôïc giôùi thieäu vaøo naêm 1979, FPLS coù caáu truùc moâ phoûng theo caáu truùc cuûa FPLA nhöng ñöôïc boå sung theâm nhöõng thanh ghi cho pheùp “preloading” traïng thaùi cuûa thieát bò. Moät vaøi thanh ghi ôû ngoû ra ñöôïc ñöa hoài tieáp veà maûng AND laäp trình vaø moät soá khaùc coù nhöõng thanh ghi ngaàm (nhöõng thanh ghi ñöôïc boå sung treân chíp vaø khoâng noái vôùi chaân cuûa ngoû vaøo hay ngoõ ra) boå sung vôùi thanh ghi ngoû ra, noù coù theå hoài tieáp hoaëc khoâng hoài tieáp. ÖÙng duïng vi maïch soá laäp trình Trang 28
  10. LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG Hình 3.5 . Sô ñoà logic FPLS PLS157 Sô ñoà logic cuûa vi maïch PLS157 ñöôïc coâng ty Signetics giôùi thieäu ñöôïc trình baøy ôû hình 3.5, coù hình daùng beân ngoaøi 20 chaân, coù caáu truùc16x45x12. PLS157 coù 6 thanh ghi vaø 6 toå hôïp ôû ngoõ ra. Caùc toå hôïp ôû ngoõ ra coù chöùc naêng nhaát, nhöõng thanh ghi ñöôïc caáu taïo baèng nhöõng coång ñaûo M(M0-M5). Caáu truùc môùi cuûa PLS157 coù nhöõng ñaëc ñieåm ñaùng löu yù laø nhöõng thanh ghi cho pheùp choát ÖÙng duïng vi maïch soá laäp trình Trang 29
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2