Thiết kế mạch số dùng HDL-Chương số 2 : Thiết kế mạch luận lý tổ hợp

Chia sẻ: Nguyễn Doãn Hùng | Ngày: | Loại File: PDF | Số trang:45

Thêm vào BST

Báo xấu

103
lượt xem 15
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Đại số Boole gồm một tập giá trị B = {0, 1} và hai phép toán “+” và “” •Mỗi biến Boole nhận một trong hai giá trị 0 hoặc 1 •Mỗi biến Boole acó phần bù kí hiệu a’ •Một không gian nhiều chiều được bao phủ bởi một tập hợp nbiến Boole được biểu diễn bằng Bn •Mỗi điểm trong không gian Bnđược gọi là đỉnh và được biểu diễn bởi một vector nhị phân nchiều

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết kế mạch số dùng HDL-Chương số 2 : Thiết kế mạch luận lý tổ hợp

dce 2009 Thiết kế mạch số dùng HDL Chương 2: Thiết kế mạch luận lý tổ hợp
Nội dung chính Computer Engineering 2009 • Luận lý tổ hợp và đại số Boole • Qui tắc tối giản đại số Boole • Biểu diễn mạch luận lý tổ hợp • Đơn giản hóa biểu thức Boole • Glitch và Hazard • Các khối cơ bản cho thiết kế luận lý Advanced Digital Design with the Verilog HDL – 2 ©2009, Pham Quoc Cuong chapter 2
Nội dung chính Computer Engineering 2009 • Luận lý tổ hợp và đại số Boole • Qui tắc tối giản đại số Boole • Biểu diễn mạch luận lý tổ hợp • Đơn giản hóa biểu thức Boole • Glitch và Hazard • Các khối cơ bản cho thiết kế luận lý Advanced Digital Design with the Verilog HDL – 3 ©2009, Pham Quoc Cuong chapter 2
Mạch tổ hợp – mạch tuần tự Computer Engineering 2009 • Combinational circuit a y1  Trạng thái ngõ ra của b Combinational y2 mạch tại thời điểm t chỉ c Logic phụ thuộc vào trạng thái y3 d ngõ vào tại thời điểm t • Sequential circuit  Trạng thái ngõ ra phụ a y1 thuộc vào “lịch sử” ngõ b Sequential ra và ngõ vào hiện tại y2 c Circuit y3 Advanced Digital Design with the Verilog HDL – 4 ©2009, Pham Quoc Cuong chapter 2
Điện áp nguồn Computer Engineering 2009 • GND = 0V • Năm 1980 VDD = 5V • VDD ngày càng giảm trong các bộ xử lý hiện đại  VDD cao làm hư các Transistor  VDD thấp tiết kiệm năng lượng • VDD = 3.3, 2.5, 1.8, 1.5, 1.2, 1.0,… Advanced Digital Design with the Verilog HDL – 5 ©2009, Pham Quoc Cuong chapter 2
Transistor Computer Engineering 2009 • nMos • pMos Advanced Digital Design with the Verilog HDL – 6 ©2009, Pham Quoc Cuong chapter 2
Công nghệ CMOS Computer Engineering 2009 pMos Pull-up • Complementary metal- network oxide semiconductor Input • Output của các cổng Output CMOS luôn là 0 hoặc 1 nMos Pull-down network Invert gate NAND gate NOR gate Advanced Digital Design with the Verilog HDL – 7 ©2009, Pham Quoc Cuong chapter 2
Example: O3AI Computer Engineering 2009 • Y ( A  B  C)  D A B C D Y D A B C Advanced Digital Design with the Verilog HDL – 8 ©2009, Pham Quoc Cuong chapter 2
Đại số Boole – Định nghĩa (1) Computer Engineering 2009 • Đại số Boole gồm một tập giá trị B = {0, 1} và hai phép toán “+” và “” • Mỗi biến Boole nhận một trong hai giá trị 0 hoặc 1 • Mỗi biến Boole a có phần bù kí hiệu a’ • Một không gian nhiều chiều được bao phủ bởi một tập hợp n biến Boole được biểu diễn bằng Bn • Mỗi điểm trong không gian Bn được gọi là đỉnh và được biểu diễn bởi một vector nhị phân n chiều Advanced Digital Design with the Verilog HDL – 9 ©2009, Pham Quoc Cuong chapter 2
Đại số Boole – Định nghĩa (2) Computer Engineering 2009 • Một biến Boole được biểu diễn bằng một ký tự (a, b, c’…) • Một biểu thức Boole được biểu diễn bằng một chuỗi các biến và các phép toán Boole (abc’, a + b’c…) • Một tích của các biến được gọi là 1 cube (abc’, a’b…) • Một cube chứa một hay nhiều đỉnh • Một hàm Boole đầy đủ n ngõ nhập là một ánh xạ f : Bn   Bm  • Một hàm Boole không đầy đủ là ánh xạ f : B n  {0,1,*}  * don’t-care Advanced Digital Design with the Verilog HDL – 10 ©2009, Pham Quoc Cuong chapter 2
Đại số Boole – Định nghĩa (3) Computer Engineering 2009 • On_Set của một hàm Boole là tập hợp các đỉnh mà tại đó hàm khẳng định (đúng) On_Set = {x:x Bn and f(x) = 1} • Off_Set của một hàm Boole là tập hợp các đỉnh mà tại đó hàm không khẳng định (sai) Off_Set = {x:x Bn and f(x) = 0} • Don’t_care_Set là tập hợp các đỉnh mà tại đó không quan tâm đến giá trị hàm Advanced Digital Design with the Verilog HDL – 11 ©2009, Pham Quoc Cuong chapter 2
Đại số Boole – Tính chất Computer Engineering 2009 Tính chất Tổng các tích Tích các tổng a 1 = a a+0=a Kết hợp với 0, 1 a 0 = 0 a+1=1 Giao hoán a+b=b+a ab = ba Kết hợp a+b+c = (a+b)+c abc = (ab)c = = a+(b+c) a(bc) Phân phối a(b+c) = ab+ac a+bc = (a+b)(a+c) a a = a a+a=a (a’)’ = a aa’ = 0 a + a’ = 1 Advanced Digital Design with the Verilog HDL – 12 ©2009, Pham Quoc Cuong chapter 2
Định lý De-Morgan Computer Engineering 2009 a’ b’ a’ b’ a’.b’ (a.b)’ a+b a’+b’ (a+b)’ (a+b+c+…)’ = a’b’c’… Phủ định của một tổng bằng tích các phủ định (abc…)’ = a’+b’+c’+… Phủ định của một tích bằng tổng các phủ định Advanced Digital Design with the Verilog HDL – 13 ©2009, Pham Quoc Cuong chapter 2
Nội dung chính Computer Engineering 2009 • Luận lý tổ hợp và đại số Boole • Qui tắc tối giản đại số Boole • Biểu diễn mạch luận lý tổ hợp • Đơn giản hóa biểu thức Boole • Glitch và Hazard • Các khối cơ bản cho thiết kế luận lý Advanced Digital Design with the Verilog HDL – 14 ©2009, Pham Quoc Cuong chapter 2
Các qui tắc tối giản đại số Boole Computer Engineering 2009 Tổng các tích Tích các tổng ab+ab’ = a (a+b)(a+b’) = a a+ab = a a(a+b) = a (a+b’)b = ab ab’+b = a+b (a’+b)a = ab a+a’b = a+b ab+a’c = (a+c)(a’+b) (a+b)(a’+c) = ac + a’b (a+b)(b+c)(a’+c) = ab+bc+a’c = ab+a’c (a+b)(a’+c) Advanced Digital Design with the Verilog HDL – 15 ©2009, Pham Quoc Cuong chapter 2
Phần phụ đại số của hàm Boole (co-factor) Computer Engineering 2009 • Một hàm boole f(x1, x2, x3,…,xn) có phần phụ đại số với biến xi là fxi = f(x1, x2, x3,…xi-1, 1, xi+1,…,xn) • Phần phụ đại số với biến xi’ là fxi’ = f(x1, x2, x3,…xi-1, 0, xi+1,…,xn) • Khai triển Shannon hàm f theo phần phụ đại số của biến xi f = xi.fxi + xi’.fxi’ = (xi + fxi’)(xi’ + fxi) f • Vi phân của một hàm boole  fx  fx ' xi i i Advanced Digital Design with the Verilog HDL – 16 ©2009, Pham Quoc Cuong chapter 2
Nội dung chính Computer Engineering 2009 • Luận lý tổ hợp và đại số Boole • Qui tắc tối giản đại số Boole • Biểu diễn mạch luận lý tổ hợp • Đơn giản hóa biểu thức Boole • Glitch và Hazard • Các khối cơ bản cho thiết kế luận lý Advanced Digital Design with the Verilog HDL – 17 ©2009, Pham Quoc Cuong chapter 2
Biểu diễn mạch luận lý tổ hợp Computer Engineering 2009 • Biểu diễn dưới dạng sơ đồ kết nối (schematic) • Bảng sự thật (Truth table) • Biểu thức boole • BDD (binary decision diagram)  Sử dụng trong các phần mềm thiết kế tự động  Hiệu quả và dễ tính toán hơn bảng sự thật  Hỗ trợ phát hiện hazard Advanced Digital Design with the Verilog HDL – 18 ©2009, Pham Quoc Cuong chapter 2
Các thuật ngữ (1) Computer Engineering 2009 • Implicant của một hàm boole một số hạng trong biểu thức boole ở dạng tổng các tích (SOP) • Minterm là một cube trong đó tất cả các biến đều xuất hiện  abcd là một minterm của hàm f(a, b, c, d)  a’bd không là một minterm của hàm f(a, b, c, d)  Minterm được biểu diễn bằng mi, ví dụ m7 = a’bcd • Một hàm boole ở dạng SOP được gọi là chuẩn tắc (canonical) nếu mọi cube có biểu diễn duy nhất mà trong đó các biến ở dạng khẳng định hay phủ định  abcd + a’bcd là một canonical Advanced Digital Design with the Verilog HDL – 19 ©2009, Pham Quoc Cuong chapter 2
Các thuật ngữ (2) Computer Engineering 2009 • Một hàm boole ở dạng POS được gọi là chuẩn tắc (canonical) nếu mọi thừa số có biểu diễn duy nhất mà trong đó các biến ở dạng khẳng định hay phủ định  (a+b+c)(a+b’+c) là một canonical • Maxterm là một tổng các biến mà trong đó mỗi biến xuất hiện một lần ở dạng khẳng định hoặc phủ định • Một cube được gọi là dư thừa (redundant) nếu tập hợp các đỉnh mà nó biểu diễn là con của tập hợp các đỉnh được biểu diễn bởi một cube khác • Một biểu thức boole không dư thừa (irredundant) nếu không có cube nào chứa cube khác (không có cube dư thừa) Advanced Digital Design with the Verilog HDL – 20 ©2009, Pham Quoc Cuong chapter 2