Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 6

Chia sẻ: Tran Van Duong | Ngày: | Loại File: PDF | Số trang:10

Thêm vào BST

Báo xấu

256
lượt xem 70
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

tổng hợp tất cả các thiết kế đối với họ FPGA, CPLD hoặc ASIC của các hãng như: Xilinx, Altera, Quicklogic, Atmel, …. Nó đưa ra các sơ đồ thiết kế, các thiết kế bằng ngôn ngữ Verilog và VHDL, chương trình gỡ lỗi (register transfer level) để tổng hợp logic, tối ưu hóa những ràng buộc cơ bản, phân tích định thời, đóng gói place and route và kiểm tra lại sơ đồ. LeonardoSpectrum có khả năng định cấu hình ở ba mức khác nhau: Mức 1: là một công nghệ FPGA riêng dễ sử dụng, công cụ...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 6

Phaàn meàm Chương 6: LEONARDOSPECTRUM 1. Giôùi thieäu LeonardoSpectrum laø moät heä coâng cuï thieát keá baäc cao, toång hôïp taát caû caùc thieát keá ñoái vôùi hoï FPGA, CPLD hoaëc ASIC cuûa caùc haõng nhö: Xilinx, Altera, Quicklogic, Atmel, …. Noù ñöa ra caùc sô ñoà thieát keá, caùc thieát keá baèng ngoân ngöõ Verilog vaø VHDL, chöông trình gôõ loãi (register transfer level) ñeå toång hôïp logic, toái öu hoùa nhöõng raøng buoäc cô baûn, phaân tích ñònh thôøi, ñoùng goùi place and route vaø kieåm tra laïi sô ñoà. LeonardoSpectrum coù khaû naêng ñònh caáu hình ôû ba möùc khaùc nhau:  Möùc 1: laø moät coâng ngheä FPGA rieâng deã söû duïng, coâng cuï toång hôïp söû duïng cô sôû döõ lieäu phaân caáp trong boä nhôù cuûa LeonardoSpectrum.  Möùc 2: laø moät coâng cuï toång hôïp vaø phaân tích ñònh thôøi FPGA, noù raát deã söû duïng ñoái vôùi taát caû coâng ngheä FPGA. Khaùc vôùi möùc 1, möùc 2 ñöôïc söû duïng cho taát caû caùc coâng ngheä FPGA.  Möùc 3: deã söû duïng, laø coâng cuï phaân tích, toái öu hoaù, toång hôïp logic moät caùch linh hoaït. Möùc 3 cho pheùp söû duïng phöông phaùp thieát keá coâng ngheä ñoäc laäp cho FPGA vaø CPLD. Hôn nöõa, möùc 3 coøn hoã trôï theâm caùc thuaät toaùn cho coâng ngheä ASIC vaø söû duïng kyõ thuaät toái öu hoaù maïnh nhaát ñeå ñaûm baûo keát quaû toát nhaát cho moät soá coâng ngheä FPGA hoaëc ASIC. 2. Caùch söû duïng
Start -> programs -> FPGA Advantage 5.3 -> Synthesis -> LeonardoSpectrum-> enter. Xuaát hieän cöûa soå Exemplar logic: Trong khung technology, choïn FPGA/CPLD = > Xilinx => XC4000XL. Trong khung device, choïn 4005XLPC84. Nhaáp keùp vaøo bieåu töôïng cuûa open file, xuaát hieän cöûa soå beân döôùi
Choïn file .vhd caàn dòch => open Nhaáp keùp vaøo bieåu töôïng (working directory), xuaát hieän cöûa soå: Choïn thö muïc caàn löu tröõ file .edf => set. Sau ñoù nhaáp choïn Run flow. Sau khi bieân dòch hoaøn taát khung beân phaûi cöûa soå Exempler logic hieån thò doøng thoâng baùo Finish Synthesis Run nghóa laø vieäc bieân dòch ñöôïc thöïc hieän thaønh coâng. Khi ñoù file .edf ñöôïc löu tröõ ôû thö muïc ñaõ choïn. III. Phaàn meàm XILINX WEBPACK 4.1
1. Giôùi thieäu Xilinx Intergrated Software Enviroment (ISE) laø phaàn meàm ñöôïc baét ñaàu vôùi Project Navigator. Töø Project Navigator, ta chæ coù theå thieát laäp vaø kieåm tra caùc project. Ta coù theå thöïc hieän vôùi trình soaïn thaûo vaø moâ phoûng ñeå xaùc ñònh project, thoaû maõn caùc qui ñònh cuï theå. Moät loaït caùc coâng cuï thöïc hieän ñöôïc duøng ñeå bieân dòch vaø xaùc ñònh laïi caùc khía caïnh cuûa thieát keá. Khi thieát keá ñaõ thoaû maõn caùc quy ñònh, ta coù theå download thieát keá sau cuøng vaøo linh kieän. 2. Quaù trình bieân dòch file .EDF thaønh file .BIT Start => Program => Xilinx ISE 4 => Project Navigator => Enter. Nhaáp vaøo File => New project => enter. Xuaát hieän cöûa soå:
Trong Project Name, goõ teân thö muïc caàn chöùa file .bit vaø chöông trình töï ñoäng taïo thö muïc theo ñöôøng daãn ôû Project Location . Trong Project Device Option choïn nhö hình treân. Sau khi choïn xong, nhaáp OK Nhaáp vaøo choät traùi vaøo seõ xuaát hieän cöûa soå sau: Choïn file nguoàn
Nhaáp vaøo Generate Programming File ñeå chaïy chöông trình chuyeån ñoåi. Chöông trình hoaøn taát khi thaáy doøng thoâng baùo Done: completed successfully. Khi ñoù file .edf ñaõ ñöôïc dòch thaønh file .bit. Vì chöông trình bieân dòch gaùn chaân ngaãu nhieân cho linh kieän neân ta phaûi gaùn chaân laïi cho linh kieän ñeå phuø hôïp vôùi thieát keá. 3. Quaù trình gaùn chaân (assign pins) Start => Program => Xilinx ISE 4 => Accessories => contraint editor => Enter. Xuaát hieän cöûa soå:
Choïn file => open hoaëc choïn bieåu töôïng xuaát hieän cöûa soå Choïn ñöôøng daãn nhö hình veõ => OK =>YES. Khi ñoù file .ucf ñaõ ñöôïc taïo. Sau ñoù choïn Start => Program=> Xilinx ISE 4 => Accessories => chip viewer => Enter. Choïn file => open hoaëc choïn bieåu töôïng xuaát hieän cöûa soå
Choïn file caàn gaùn chaân (file.ngd) Choïn linh kieän thích hôïp ñeå gaùn chaân => OK, xuaát hieän cöûa soå
Choïn caùc tín hieäu input vaø output ñeå gaùn vaøo caùc chaân thích hôïp theo thieát keá. Caùc chaân ñöôïc choïn seõ xuaát hieän maøu theo quy ñònh cuûa ngöôøi thieát keá. Sau khi gaùn chaân xong ta phaûi dòch laïi file ñaõ thieát keá chaân thaønh file .bit, sau ñoù söû duïng phaàn meàm tieän ích XSTOOLs (ñaõ trình baøy ôû treân) ñeå naïp file .bit vaøo XC4005XL.